uvm phase机制
uvm中为平台组件定义了一套phase流程来控制仿真平台的执行过程。phase是uvm_component的属性。
build phase是自顶向下。
function phase 和task function。task phase消耗仿真时间，而functiton phase不消耗仿真时间。上图中黄色区域为task phase,其他为function phase.
function phase中除了build pashe外，其他都是自下向上。
只有当所有的component的同名phase执行完毕时，才会执行下一个phase；
同名phase在不同的component中的执行顺序；
run phase与12个run_time phase的关系想等的。同时存在，同时使用。
build phase是构建顶层测试平台的拓扑结构；
connect phase连接各个测试平台组件；
run_pahse 仿真的整个过程在此进行；
run_test() 自动启动UVM平台。
（二）uvm_objection
objection对于task phase才有意义，控制task phase的运行和终止。
必须在执行消耗仿真时间的语句之前raise objection。
task phase结束时drop bojection. raise 和drop objection必须成对出现。
建议在每个task phase中都有raise和drop objection一次。
不要在拥有无限循环的task phase中使用raise和drop objection。
