news 2026/9/2 21:57:53

fpga verilog 实现串口收发通信,上板可直接通信 支持xilinx和altera

作者头像

张小明

前端开发工程师

1.2k 24
文章封面图
fpga verilog 实现串口收发通信,上板可直接通信 支持xilinx和altera

fpga verilog 实现串口收发通信,上板可直接通信 支持xilinx和altera

这玩意儿搞过FPGA的都知道,串口通信算是基本功里的战斗机了。今天咱们直接撸代码,不废话硬件原理,反正就是搞个能收能发的模块,Xilinx的板子和Altera的板子通吃。

先看波特率生成——这玩意是串口的命门。拿个50MHz时钟为例,要搞个115200的波特率,分频系数这么算:

localparam CLK_FREQ = 50_000_000; localparam BAUD_RATE = 115200; localparam BAUD_COUNT = CLK_FREQ / BAUD_RATE; reg [15:0] baud_counter; always @(posedge clk) begin if(baud_counter == BAUD_COUNT-1) begin baud_tick <= 1'b1; baud_counter <= 0; end else begin baud_tick <= 1'b0; baud_counter <= baud_counter + 1; end end

重点在分频系数别算错,尤其是Altera的Cyclone系列时钟架构和Xilinx不一样的时候,实测发现有些板子需要把分频系数减1才能准确。

发送模块的核心是状态机,直接上硬菜:

reg [3:0] tx_state; reg [7:0] tx_data; always @(posedge clk) begin case(tx_state) 0: if(tx_start) begin tx_reg <= 0; //起始位 tx_state <= 1; bit_count <= 0; end 1: if(baud_tick) begin tx_reg <= tx_data[bit_count]; bit_count <= bit_count + 1; tx_state <= (bit_count == 7) ? 2 : 1; end 2: if(baud_tick) begin tx_reg <= 1; //停止位 tx_state <= 3; end 3: begin tx_done <= 1'b1; tx_state <= 0; end endcase end

注意这里用了非标准写法,状态直接用数字表示,老司机都懂——状态少的时候这么写更直观。停止位搞个1.5位的骚操作?别,老老实实1位最稳妥。

fpga verilog 实现串口收发通信,上板可直接通信 支持xilinx和altera

接收模块的玄学在于抗干扰:

reg [7:0] rx_buffer; reg [2:0] sample_counter; always @(posedge clk) begin if(rx_sync) begin //消抖后的信号 case(rx_state) 0: if(!rx_sync) begin //检测起始位 sample_counter <= 0; rx_state <= 1; end 1: if(baud_tick) begin sample_counter <= sample_counter + 1; if(sample_counter == 3) begin //取中间值采样 rx_buffer[bit_count] <= rx_sync; bit_count <= bit_count + 1; end if(bit_count == 8) begin rx_state <= 2; end end 2: begin //校验停止位 if(rx_sync) rx_valid <= 1'b1; rx_state <= 0; end endcase end end

重点在采样时刻选在数据位中间,用3次采样的多数表决更稳。实测发现某些Altera板子的IO延迟需要调整采样点,这时候改sample_counter的触发条件就行。

跨平台兼容的骚操作在这:

`define ALTERA_RESET 1 //Xilinx用0,Altera用1 reg uart_rst; always @(posedge clk) begin uart_rst <= `ALTERA_RESET ? ~rst_n : rst_p; end

Xilinx的复位通常是高有效,Altera习惯低有效,用宏定义切换美滋滋。记得在顶层模块例化时传对应的复位信号。

最后上板实测,拿个USB转TTL模块,杜邦线接好RX/TX。用个回环测试代码:

always @(posedge clk) begin if(rx_valid) begin tx_data <= rx_buffer; tx_start <= 1'b1; end else begin tx_start <= 1'b0; end end

打开串口助手,敲字母能自发自收就妥了。注意电压匹配——3.3V和5V混接必烧芯片,加个电平转换模块保平安。

版权声明: 本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若内容造成侵权/违法违规/事实不符,请联系邮箱:809451989@qq.com进行投诉反馈,一经查实,立即删除!
网站建设 2026/8/31 3:26:54

别被“伪自律”绑架:为什么你的“中国胃”跑不动“西式沙拉”?

那个在茶水间接热水的“沙拉人”咱们唠唠闲天。以前在公司楼下吃饭&#xff0c;我发现个挺有意思的现象。现在的写字楼里&#xff0c;不管是刚入职的实习生&#xff0c;还是带团队的总监&#xff0c;好像都流行起了一股“吃草风”。记得有一天&#xff0c;我那做开发的老兄弟大…

作者头像 李华
网站建设 2026/9/1 16:22:04

揭秘MrBeast爆款视频的底层算法:四小时逆向工程揭示病毒式传播公式

我花了四个小时逆向分析MrBeast的视频。以下是病毒式传播背后的疯狂公式。 我本无意深入这个兔子洞。一切都始于一个简单的问题&#xff1a;MrBeast是如何让人们停止滚动屏幕的&#xff1f; 四小时后&#xff0c;我写满了一笔记本的潦草笔记——时间戳、镜头角度、音效&#xf…

作者头像 李华
网站建设 2026/8/31 14:19:47

什么是agent skills

agent skills 在 AI 辅助编程实践中&#xff0c;为确保 AI 输出的准确性和一致性&#xff0c;项目往往依赖日益详尽的规范文档进行约束与引导。这直接导致两个问题&#xff1a;规范本身难以维护&#xff0c;以及每次对话的上下文负载过重&#xff0c;造成显著的 Token 开销与效…

作者头像 李华
网站建设 2026/8/30 19:22:47

Android开发工程师职位深度解析与技术面试指南

宁波波导易联电子有限公司 Android开发工程师 职位信息 职位描述: 1.负责Android产品的功能研发和性能优化,能够独立完成高质量编码工作。 2.负责Android Framework开发和维护。 3.负责Android应用开发。 4.负责Android新技术的研究和新功能的扩展。 5.改善软件的易用性,不断…

作者头像 李华