STM32外部中断全流程解析：从引脚到NVIC的硬件信号链

1. STM32外部中断机制深度解析：从引脚到NVIC的完整信号流

在嵌入式系统开发中，中断是连接物理世界与程序逻辑的核心桥梁。它使MCU能够对突发、异步事件（如按键按下、传感器触发、通信数据到达）做出毫秒级响应，而无需轮询消耗CPU资源。然而，许多开发者仅停留在“配置GPIO为EXTI、设置中断回调函数”的表层操作，对信号如何从物理引脚穿越多级硬件模块最终抵达CPU、为何必须清除挂起标志、抢占优先级与响应优先级的本质区别等关键问题缺乏系统性理解。本文将基于STM32F1系列芯片，结合其参考手册第135页的EXTI控制器结构图，逐级拆解外部中断（EXTI）的完整硬件路径与软件协同逻辑，揭示那些被HAL库自动封装却至关重要的底层细节。

1.1 信号入口：GPIO输入路径与电平预处理

外部中断的起点是物理引脚。以视频中提及的按键K1连接至GPIOB_Pin12为例，当按键动作发生时，引脚电平发生跳变。该信号首先进入GPIO端口的输入驱动器，其内部结构包含三个关键环节：

• 上拉/下拉电阻配置：在HAL库初始化或CubeMX配置中，GPIO_PUPD_PULLUP或GPIO_PUPD_PULLDOWN选项并非仅影响静态电平，而是直接作用于输入驱动器前端的物理电阻网络。例如，若按键一端接地、另一端接PB12，则必须配置GPIO_PUPD_PULLUP，确保按键未按下时引脚为高电平（逻辑1），按下时为低电平（逻辑0）。此配置在寄存器层面写入GPIOx_CRL（低8位）或 <