数据从一个时钟域传到另一个时钟域,时序稍微对不上,就会采到不确定的亚稳态值。这在芯片里是大忌,可能导致整个系统逻辑错乱。
格雷码的设计思路很直接:相邻两个数之间只变一位。
十进制 二进制 格雷码 3 011 010 4 100 110 (只变最高位) 5 101 111 (只变最低位)普通二进制从3到4,三位全跳了。格雷码只动一位。这个特性在跨时钟域场景下有个关键优势:就算采样时机不对,采到了中间翻转的瞬间,最多也就一位出错。
而且这个错还不是随便错——要么采到当前值,要么采到下一个值,不会跳出这个范围。
异步FIFO就是靠这个活的。
FIFO的读写指针分别在两个时钟域,要判断满空状态,必须把对方的指针同步过来对比。这时候格雷码的优势就炸裂了:
// 写指针(格雷码)同步到读时钟域 always @(posedge rclk) begin rq2_wptr <= rq1_wptr; rq1_wptr <= wptr_gray; // 写指针的格雷码 end // 判断空 assign empty = (rq2_wptr == rptr_gray);关键点来了:指针采错一次根本不要紧。
假设写指针刚从5跳到6,读时钟域采样时正好卡在中间态,可能采成5,也可能采成6。采成5?那就认为FIFO还没写入新数据,多等一拍再读,不会出错。采成6?正好,读取最新数据,也没问题。
因为指针是单调递增的,采样误差最多让判断延迟一个周期,不会导致逻辑错误。FIFO不会因为这一拍的误判就读出脏数据或者溢出。
但普通总线为什么不行?
因为总线传的数据不是连续变化的,采错了后果很严重。
一条地址总线,这一拍传0x1000,下一拍传0x8000。如果用格雷码,两个数之间依然多位翻转,采样时碰上中间态,可能采成一个完全错误的地址,比如0x5000。
地址跳变: 0x1000 → 0x8000 即使用格雷码: 多位仍会同时变化 采样出错: 可能得到 0x5000(非法地址)这个错误是致命的。芯片可能访问到错误的存储位置,读出垃圾数据或者写坏别的数据。这种错误没法容忍,多等一拍也救不回来。
格雷码的单比特翻转特性确实优雅,但必须配合两个前提:数据连续变化,且采错一次可以容忍。异步FIFO的指针完美符合这两点,所以格雷码在那里是标配。
但芯片里大部分场景都不满足这两个条件。通用总线只能老老实实用握手协议或者干脆挂异步FIFO来缓冲。看起来笨重,但这才是非连续、不可容错数据的正确解法。
