拆解AERIS-10开源相控阵雷达：10.5GHz PLFM脉冲压缩到20公里探测的完整链路

拆解AERIS-10开源相控阵雷达：10.5GHz PLFM脉冲压缩到20公里探测的完整链路

【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR

AERIS-10 是一套完全开源的 10.5GHz 脉冲线性调频（PLFM）相控阵雷达系统，提供 3 公里和 20 公里两个探测距离版本。仓库包含完整的原理图、Gerber 生产文件、FPGA 信号处理固件、STM32 微控制器代码和 Python 图形界面，覆盖从射频前端到目标显示的全链路。

项目速览

相控阵雷达的硬件设计与核心算法过去基本封闭在厂商内部。AERIS-10 把 16 通道收发链路、波束成形、脉冲压缩和多普勒处理全部公开，让研究者、无人机开发者和 SDR 爱好者能低成本地构建并拆解一套真实的雷达系统，而不只是跑仿真。

• 双版本：AERIS-10N 探测 3km，配 8×16 贴片天线阵列；AERIS-10X 探测 20km，配 32×16 介质填充槽孔波导阵列
• 16 通道全电子波束扫描：±45° 俯仰/方位电子指向，另有步进电机提供 360° 机械旋转
• 全栈开源：硬件（CERN-OHL-P 许可）与软件（MIT 许可）双许可，原理图、布局、固件、GUI 一应俱全
• FPGA 实时处理：Xilinx XC7A50T 完成数字下变频、抽取滤波、脉冲压缩、多普勒 FFT、MTI 与 CFAR 检测
• 系统集成：STM32F746 负责上电时序与外设配置，GPS/IMU 用于位置定位与姿态修正

信号链全景：从调频脉冲到目标点

整台雷达是一条"数字产生射频、射频换回数字"的对称链路。发射方向上，FPGA 驱动 DAC 生成 PLFM 调频脉冲，LTC5552 混频器将其上变频到 10.5GHz，ADAR1000 相移网络为 16 个通道分别注入相位，波束即可指向任意方位；接收方向完全镜像——天线收到的回波经 ADTR1107 前端放大、相移合成、下变频后由 ADC 数字化，再送进 FPGA 完成全部信号处理。


各板卡的分工如下：

• 电源板：提供全部电压等级并完成滤波与时序控制
• 频率合成板：AD9523-1 低抖动时钟发生器为收发频率合成器（ADF4382）、DAC、ADC 和 FPGA 提供相位对齐的时钟参考
• 主板：集成 DAC、2 个混频器、4 片 4 通道相移器（ADAR1000）、16 颗前端收发芯片和 XC7A50T FPGA
• 功放板 ×16：仅 10X 版本使用，每片一颗 10W GaN 功放（QPA2962），把每通道输出从约 1W 推到 10W
• 天线阵列：贴片阵列（10N）或介质填充槽孔波导阵列（10X）

FPGA 内部的数字流水线按固定顺序执行：原始 ADC 采集 → I/Q 基带下变频 → CIC/FIR 抽取滤波 → 匹配滤波脉冲压缩 → 多普勒 FFT → MTI 动目标检测与 CFAR 恒虚警判决 → USB 输出给上位机。

从零搭建：硬件、软件与联调步骤

硬件准备

1. 把 Gerber 文件发给 PCB 厂家。主板、功放板、电源板、频率合成板和贴片天线的生产文件及 BOM 物料清单都放在4_Schematics and Boards Layout/4_7_Production Files目录下，BOM 与 Gerber 同目录存放
2. 按 BOM 采购元器件，射频器件（混频器、相移器、功放）建议优先确认货期
3. 按4_Schematics and Boards Layout/4_6_Schematics中的原理图焊接组装；机械结构和外壳图在仓库8_Utils/Mechanical_Drawings目录，另需滑环、步进电机与散热风扇

⚠️ 上电时先关闭射频发射通路，逐级确认各路供电电流正常后再使能 PA。

软件环境

Python 3.8+ 用于 GUI，Vivado（免费版）用于修改 FPGA 逻辑。当前主推的 GUI 是 V7（PyQt6），核心代码在9_Firmware/9_3_GUI/的v7子目录中：

pip install -r requirements_v7.txt

FPGA 侧用仓库自带的 TCL 流程脚本构建与烧写位流，run_regression.sh可以批量跑测试平台验证改动没有破坏现有链路。

联调顺序

项目自带一份硬件上电检查清单（Bring-Up 文档），建议严格按此顺序推进：先确认 FPGA 配置完成与 JTAG 枚举，再核对时钟状态引脚和 LO 锁定标志，然后验证 ADAR1000 相移器读回，最后才打开 PA 偏置和射频发射。每一步都有明确的"通过判据"和"中止条件"，遇到异常先回退到心跳镜像定位问题层级。

验证结果

数据经 USB 上行后，GUI 会实时渲染距离-多普勒热图、瀑布图并叠加 CFAR 检测结果：

仓库9_Firmware/9_2_FPGA/目录下的tb/测试平台集合（含真实数据回放）可以对照 FPGA 输出与 Python 黄金参考，是理解整条数字链路最快的方式。

关键技术点：波束成形、脉冲压缩与混合 AGC

相控阵波束成形

它是什么：4 片 ADAR1000 各驱动 4 个通道，共 16 个天线单元由数字相移网络控制。为什么重要：波束指向完全由相位决定，±45° 内无需任何机械动作即可完成扫描，速度快且无惯性部件。一句话原理：给每个单元施加按方位成线性递增的相位偏移，主瓣方向就对准期望角度。阵列方向图通过 Kaiser 窗加权把副瓣压到约 -25dB，仓库5_Simulations中保留了这套仿真的方向图结果：

PLFM 脉冲压缩

它是什么：发射长脉冲但让载波频率在脉冲内线性扫频，FPGA 内用匹配滤波器（相关器）将其压缩回接近基带的窄脉冲。为什么重要：长脉冲保证总能量（探测距离），压缩后的窄脉冲又保留了米级距离分辨率——两者本来互相矛盾，调频让它们共存。一句话原理：回波与参考调频波形做相关，只有到达时间对齐时才会产生尖锐的相关峰，位置即距离。

混合自动增益控制

它是什么：跨 FPGA、STM32、GUI 三层的增益环路。为什么重要：近目标和远目标的回波强度可相差百倍，固定增益下总有一端溢出或淹没。一句话原理：FPGA 实时监测信号幅度，STM32 据此调整接收增益，并通过 DAC5578 对每个 PA 通道的栅极电压做闭环校准，GUI 层则提供参数配置与策略覆盖。

两个版本与落地场景

无人机低慢小目标探测：3km 对低空慢速目标已经足够提前量，±45° 电子扫描配合 360° 机械旋转覆盖大范围空域，而 10N 版本省去了 16 块 GaN 功放板，成本与射频焊接难度都低一档——这正是它适合实验室和无人机团队的原因。

远程气象监测：10X 版本的 20km 距离和 32 单元波导阵列增益面向气象等远距场景，多普勒 FFT 输出可直接用于径向速度估计，对应上表中的高功率与大面积孔径两项规格。

教学与算法验证：完整的 FPGA 流水线加上tb/目录的测试平台与真实数据回放，让学生能逐模块验证波束成形、匹配滤波和 CFAR 算法，而不是只看公式推导。

调优与扩展方向

1. 副瓣抑制：更换孔径加权窗（如 Kaiser 窗参数）换取更低的旁瓣水平，仿真脚本在5_Simulations目录可复现
2. 信噪比：调整 CIC/FIR 抽取链的带宽与增益分配，在通带平坦度与带外抑制之间取平衡
3. 杂波抑制：CFAR 的单元数与虚警率阈值直接影响点迹质量，可结合 MTI 阶数一起调
4. AGC 动态：调整 FPGA 监测窗口长度与 STM32 步进幅度，改善强目标与弱目标交替时的收敛速度
5. 功能扩展：GUI 的v7模块结构（processing.py、replay.py、software_fpga.py）便于插入目标分类、轨迹滤波或 HDF5 记录等后处理逻辑

参与方式

硬件设计文件采用 CERN Open Hardware Licence V2 – Permissive 许可，软件与固件采用 MIT 许可：可自由使用、修改并用于商业产品，保留版权声明即可。

贡献入口按领域划分：

• FPGA 信号处理与测试平台：9_Firmware/9_2_FPGA/
• STM32 固件与驱动：9_Firmware/9_1_Microcontroller/（含tests/主机端测试套件）
• Python GUI 与协议层：9_Firmware/9_3_GUI/
• 跨层一致性验证：9_Firmware/tests/cross_layer/

具体分支流程与 PR 检查项见仓库根目录的CONTRIBUTING.md。

【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR