AERIS-10开源相控阵雷达上手指南：10.5GHz PLFM系统从仓库到跑通
【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR
AERIS-10 是一个开源的 10.5 GHz 线性调频（PLFM）相控阵雷达系统，提供原理图、PCB 布局、Gerber 生产文件、STM32 微控制器固件、FPGA 信号处理代码和 Python GUI 的完整交付物。目标读者是研究者、无人机开发者和有一定硬件基础的无线电爱好者，仓库中两个版本分别对应 3 公里和 20 公里探测距离。
为什么需要一套可拆解的相控阵雷达
两个直接场景。做无人机避障的工程师需要一个 3 公里级、±45° 电子扫描的目标检测参考实现，商用雷达的射频前端和算法都是封闭的，拿不到也无法修改；高校实验室做波束成形、脉冲压缩、CFAR 教学实验，需要一套能从原理图一路读到底的硬件平台。AERIS-10 的定位就是覆盖这两类需求：硬件用 CERN-OHL-P 许可证开放，软件用 MIT 许可证开放，所有设计文件都放在仓库里。
GUI 主界面显示距离-多普勒图和目标列表（距离、速度、方位角），右侧列表给出每个航迹的 ID 和参数，数据来自 FPGA 处理链的结果而非原始 ADC 数据。
📡 系统架构速览：5 块 PCB 和一条处理链
整个系统由 5 块独立的板卡加天线阵列组成：
| 模块 | 关键器件 | 职责 |
|---|---|---|
| 电源管理板 | 上电时序由 STM32 控制 | 提供全部电压等级，按序上电 |
| 频率合成器板 | AD9523-1 时钟发生器 | 给收发 ADF4382、DAC、ADC、FPGA 提供相位对齐时钟 |
| 主板 | XC7A50T FPGA、STM32F746、AD9708 DAC、AD9484 ADC、2×LTC5552 混频器、4×ADAR1000、16×ADTR1107 | 产生 chirp、上下变频、波束成形、全部信号处理、系统管理 |
| 功率放大器板 | 16×QPA2962 GaN PA（仅 AERIS-10X） | 每通道 10W 输出 |
| 天线阵列 | 8×16 贴片 / 32×16 介质填充槽波导 | ±45° 电子扫描 + 360° 步进电机机械旋转 |
框图展示了完整信号链：FPGA 经 AD9708 DAC 产生 chirp，LTC5552 上变频后经 RF 开关、ADTR1000 功放和环形器到天线；接收方向路对称，AD9484 在 400 MHz 采样率下输出 LVDS 数据回 FPGA。下方是 AD9523 时钟树、ADF4382A 本地振荡器、STM32 管理外设（IMU、气压计、GPS、步进电机、散热风扇）以及 INA241A3 电流采样回路。
🛠️ 上手路径：从克隆仓库到跑通的四个阶段
git clone https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR硬件和软件可以并行推进，四条动线如下：
| 阶段 | 输入 | 产出 | 常见卡点 |
|---|---|---|---|
| 拿到设计文件 | Gerber 与 BOM/CPL 文件、原理图 | PCB 制造订单、元器件清单 | README 明确说明目前没有独立装配指南，射频器件采购和焊接是主要工作量 |
| 软件环境 | Python 3.12+（pyproject.toml 要求）、iverilog | GUI 可运行、FPGA 回归套件通过 | GUI 提供无硬件 mock 模式可先跑通；生成位流需要 Vivado |
| 固件编译 | scripts/50t/build_50t.tcl等构建脚本 | xc7a50tftg256-2 位流 | 时钟约束除主 XDC 外还要带adc_clk_mmcm.xdc |
| 硬件上电 | docs/bring-up.html检查清单、smoke_test.py | FPGA 自检 5 个子系统（BRAM、CIC、FFT、饱和加法、ADC 捕获）全部 PASS | 首次上电应禁用射频发射路径，依次确认时钟、LO、波束成形器状态 |
回归验证不需要烧板：9_Firmware/9_2_FPGA/run_regression.sh用 iverilog 跑 lint、单元、集成和端到端测试，bring-up 文档要求硬件到货前 MCU 侧 15/15 和 FPGA 侧 18/18 测试全绿。
主板是 8 层混合叠层，RO4350B 与 FR-4 交替排布，电源板、PA 板、天线板各有独立的叠层设计，做仿真的时候叠层参数是输入之一。
🔬 技术拆解：三个体现设计价值的点
FPGA 脉冲压缩流水线怎么组织
AD9484 以 400 MHz 输出 LVDS 数据，FPGA 内依次做 I/Q 数字下变频、CIC 4 倍抽取加 FIR 滤波、匹配滤波（chirp 参考存在 BRAM 中，长 chirp 分 4 段存储）、双 16 点多普勒 FFT、MTI 动目标抑制和 CA-CFAR 检测。收益很直接：主机收到的就是检测结果，USB 带宽压力小；回归套件里端到端测试含 46 项严格检查，真实数据仿真要求与黄金参考精确匹配。
16 通道波束成形与副瓣抑制
发射和接收波束都由 4 片 ADAR1000（共 16 通道相移器）控制，电子扫描范围俯仰和方位各 ±45°，配合 360° 步进电机旋转实现全向覆盖。AERIS-10N 用 8×16 贴片阵列，AERIS-10X 用 32×16 介质填充槽波导。仓库里的 MATLAB 阵列仿真采用 Kaiser 窗加权：
热力图显示约 -25 dB 的副瓣抑制水平，波束可在 ±45° 内电子偏转而不损失主瓣增益。
混合 AGC 如何避开 USB 轮询
FPGA 实时检测接收链饱和，通过两个 GPIO（DIG_5 饱和标志、DIG_6 AGC 使能）把状态直接告诉 STM32，不经过 USB 轮询。STM32 外层环路据此调整 16 路 DAC5578 输出的栅极电压，每通道的漏极电流经 PA 板 5 mΩ 采样电阻、INA241A3（×50 放大）和 ADS7830 读回，开机时闭环校准到目标 Idq。收益是每通道功放偏置自动到位，GUI 层只负责策略参数。
AERIS-10N 和 AERIS-10X 怎么选
| 参数 | AERIS-10N（Nexus） | AERIS-10X（Extended） |
|---|---|---|
| 最大探测距离 | 3 km | 20 km |
| 天线 | 8×16 贴片阵列 | 32×16 介质填充槽波导 |
| 输出功率 | 约 1W × 16 通道 | 10W × 16 通道（QPA2962 GaN） |
| 电子扫描 | ±45° | ±45° |
| 机械扫描 | 360°（步进电机） | 360°（步进电机） |
| 处理平台 | FPGA + STM32 | FPGA + STM32 |
| 适合人群 | 教学实验、个人探索、无人机近距感知 | 研究机构、远距离目标检测 |
两版共用主板、频率合成器板和电源板，差异集中在功放板和天线。预算和焊接能力有限时从 10N 开始，射频链路的 16 通道功放板是 10X 的额外工作量。
🗂️ 许可证与贡献入口
硬件文件（原理图、PCB、Gerber、BOM、机械图）遵循 CERN Open Hardware Licence Version 2 - Permissive（CERN-OHL-P），允许商用和修改，条件是保留版权声明、以源格式分发修改；FPGA Verilog、STM32 固件和 Python 代码遵循 MIT 许可证。完整文本在仓库根目录的 Licence 文件。
贡献流程见 CONTRIBUTING.md：从develop分支拉主题分支，main只用于发布；RTL 以radar_system_top.v为唯一事实来源，测试台必须包含边界和复位中途注入的对抗性验证。关键目录索引：FPGA 源码与测试台、STM32 固件、Python GUI（v7 为当前活跃版本）、硬件文档。项目目前标注为 Alpha 状态，issue 页面列有已知限制，参与前建议先读一遍 bring-up 文档 里列出的未决风险。
【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR
创作声明：本文部分内容由AI辅助生成（AIGC），仅供参考
