I2C与SPI信号解码实战：用逻辑分析仪定位通信故障

在嵌入式开发、驱动调试、传感器接入和 PCB 验证过程中，I2C 与 SPI 是出现频率最高的两种板级通信协议。很多工程师都有过类似经历：代码逻辑看着没问题，上电后设备就是不工作；用示波器抓波形，满屏信号却不知道如何下手分析；对照数据手册看了半天时序图，仍然不清楚主机发出去的数据从机是否真正收到。这类问题的根源，往往不是代码本身，而是缺乏对总线上实际信号的理解与解码能力。本文围绕 I2C 与 SPI 信号解码展开，从协议帧结构、时序特征、捕获方法、实操案例到排查思路逐层拆解，帮助读者建立一套可复用的调试方法论。

文章适合正在学习 STM32、ESP32、Arduino 等常用平台的开发者，也适合需要排查传感器、存储器、屏幕、Flash 等外设通信问题的工程师。阅读完本文后，你将能够识别 I2C 和 SPI 总线上每一段电平变化对应的含义，能够使用逻辑分析仪完成波形抓取与协议解析，能够根据解码结果快速定位地址错误、时钟极性不匹配、位序错误、 ACK 异常等高频问题。

1. 信号解码到底在解什么

1.1 为什么不能只靠代码调试

很多初学者在调试 I2C 或 SPI 外设时，习惯在代码里加打印信息，通过返回值判断通信是否成功。这种方法在链路完全正常时是有效的，但一旦遇到硬件连接错误、电平不匹配、时序不满足、地址配置错误等情况，问题就会变得非常隐蔽。比如 I2C 从机没有应答，主机代码可能返回“超时”，但这个返回值并不能告诉你从机为什么不应答，也无法告诉你 SDA 线上到底发生了什么。

信号解码解决的是“总线上到底发生了什么”这个问题。通过抓取 SCL/CLK、SDA/MOSI/MISO/CS 等引脚上的电平变化，然后用逻辑分析仪或示波器配套的协议解码功能，把原始波形还原成地址、数据、读写标志、寄存器地址、ACK 状态等可读信息。这样做的好处是：不需要猜测，不需要反复改代码试错，直接观察总线上的实际行为即可定位问题。

1.2 解码的核心对象

无论是 I2C 还是 SPI，解码的核心对象都可以归纳为以下几类：

第一类是时序关系。I2C 的起始条件、停止条件、应答位都对应特定的电平跳变规则；SPI 的 CPOL 和 CPHA 决定了数据在时钟的哪个边沿采样。如果不先理解时序，解码结果很容易被误读。

第二类是数据内容。I2C 中每次传输涉及从机地址、寄存器地址、写入数据或读取数据；SPI 中每次传输涉及命令字节、地址字节、数据字节。解码就是把线上的 bit 流按照协议规则重新组装成 byte，并标注每个 byte 的含义。

第三类是错误状态。I2C 从机无 ACK、SPI 数据错位、多字节读写时地址自增错误，这些问题在解码波形上都有非常明显的特征。

1.3 常见解码工具与优势对比

对于 I2C 和 SPI 这两类数字协议，逻辑分析仪是性价比最高的选择。它能够长时间捕获总线数据，并自动完成解码，非常适合在调试过程中反复抓取波形、对比不同配置下的协议差异。

2. I2C 协议解码基础

2.1 I2C 总线结构与通信模型

I2C 全称 Inter-Integrated Circuit，由 NXP（原 Philips）提出，是一种半双工、同步、多主机总线。它仅使用两根信号线：SCL（串行时钟线）和 SDA（串行数据线）。所有设备并联到总线上，通过开漏输出和上拉电阻实现线与逻辑。

每个 I2C 设备都有一个唯一的 7 位或 10 位地址。主机发起通信时，先发送起始条件，然后发送从机地址和读写标志位。地址匹配的从机在第 9 个时钟周期拉低 SDA 作为 ACK 应答，其他从机保持高电平不参与通信。

I2C 的通信速率通常分为标准模式 100 kbit/s、快速模式 400 kbit/s、快速模式 Plus 1 Mbit/s 和高速模式 3.4 Mbit/s。实际调试中，最常见的传感器和 EEPROM 大多工作在 100 kHz 或 400 kHz，因此采样率不需要太高，但解码时仍需保证时钟边沿清晰可辨。

2.2 起始条件、停止条件与 ACK 机制

I2C 协议中两个最重要的边界信号是起始条件（START）和停止条件（STOP）。它们的定义非常严格：

• 起始条件：SCL 为高电平时，SDA 产生一个高到低的跳变。
• 停止条件：SCL 为高电平时，SDA 产生一个低到高的跳变。

这两个条件是主机对总线控制权的声明与释放，总线上所有从机都会检测这两个条件，用于判断一次传输的开始和结束。解码器也是通过识别 SCL 高电平期间的 SDA 跳变方向来标记 START 和 STOP 的。

ACK 机制位于每个字节传输完成后的第 9 个时钟周期。主机在发送完 8 个数据位后释放 SDA，从机如果正常接收，会将 SDA 拉低作为应答。如果总线上没有设备匹配该地址，或者从机正忙无法响应，SDA 就会保持高电平，表现为 NACK。

在解码时，ACK/NACK 是最容易观察到的信息之一。如果波形解码结果中从机地址后面跟着 NACK，通常说明地址配置错误、从机未上电、上拉电阻异常或总线上存在地址冲突。

2.3 I2C 数据帧结构图解

一个完整的 I2C 写操作帧结构如下：

读操作与写操作的区别在于，主机发送完寄存器地址后，需要重新发送 START（即重复起始条件 Sr），然后再次发送从机地址，并将读写标志位改为 1。后续数据方向变为从机发送、主机接收，每接收一个字节，主机需要主动发送 ACK 表示继续读取，发送 NACK 表示读取结束。

2.4 I2C 解码时的关键观察点

用逻辑分析仪解码 I2C 时，建议重点观察以下内容：

首先是地址。确认从机地址是否与数据手册一致。需要注意，很多数据手册中给出的地址是 8 位格式（包含读写位），而逻辑分析仪解码显示的是 7 位地址，两者之间可能相差一位。例如手册写 0xA0，实际 7 位地址是 0x50，解码器显示的可能是 0x50 后接 W/R 标志。

其次是寄存器地址。如果读写 EEPROM 或传感器寄存器时数据不对，先检查发送的寄存器地址是否正确，以及该器件是否支持地址自增。部分传感器在连续读取时要求寄存器地址高位自动加一，如果器件不支持而主机按连续读方式操作，读出的数据会错位。

然后是 ACK 时序。每个字节后都应该出现 ACK。如果在数据字节后出现 NACK，需要区分是主机主动发送的 NACK（读操作结束标志）还是从机未应答。前者是正常协议行为，后者则代表通信异常。

3. SPI 协议解码基础

3.1 SPI 的四种模式与信号线

SPI 全称 Serial Peripheral Interface，由 Motorola 提出，是一种全双工、同步、高速串行总线。SPI 通常使用 4 根信号线：SCLK（串行时钟）、MOSI（主机输出从机输入）、MISO（主机输入从机输出）、CS/SS（片选信号）。

SPI 没有 ACK 机制，没有明确的帧起始标志，通信完全依靠时钟和片选信号协同工作。主机通过拉低某个从机的 CS 线来选中设备，然后在 SCLK 的驱动下按位收发数据。CS 信号的低电平窗口决定了一次传输的有效范围。

SPI 协议最核心的配置参数是时钟极性 CPOL 和时钟相位 CPHA。CPOL 决定空闲时 SCLK 的电平状态：CPOL=0 表示空闲低电平，CPOL=1 表示空闲高电平。CPHA 决定数据采样边沿：CPHA=0 表示在第一个边沿采样，CPHA=1 表示在第二个边沿采样。这两个参数组合形成了 SPI Mode 0、1、2、3 四种模式。

3.2 SPI 模式与数据采样边沿

解码 SPI 信号时，如果发现读到的数据全部是 0xFF、0x00、或者数据整体移位，大概率是 SPI 模式配置错误。很多人会忽略数据手册中 “Data is sampled on the rising edge of SCLK” 这类描述与 CPOL/CPHA 的对应关系，导致模式配置错误。

3.3 SPI 数据帧与 CS 片选的作用

SPI 的通信帧由 CS 决定。CS 拉低表示从机被选中，CS 拉高表示一次传输结束。同一总线上挂多个 SPI 从机时，每个从机独享一根 CS 线，但共享 SCLK、MOSI、MISO。软件片选与硬件片选的区别在于：

• 硬件片选由 SPI 外设自动控制，在每次传输开始前自动拉低，结束后自动拉高，适合单从机场景。
• 软件片选由 GPIO 手动控制，可以在一次事务中控制 CS 拉低的持续时间，适合需要连续读写或总线上挂多个从机的场景。

解码 SPI 波形时，CS 信号是定位帧边界的核心。如果没有正确识别 CS 的拉低位置，解码器就无法确定一帧从哪里开始，后续数据自然无法对齐。

3.4 SPI 信号解码的常见难点

SPI 解码的难点主要集中在三个方面：

第一是数据位序。很多 SPI 器件默认高位在前（MSB First），但也有部分器件支持通过配置寄存器切换为低位在前（LSB First）。如果解码时位序配置错误，读出的寄存器值和数据手册对不上。

第二是从机无响应。SPI 是全双工协议，主机发送数据的同时，从机通过 MISO 返回数据。如果 MISO 始终为高电平或低电平，说明从机可能没有正确被选中，或从机固件没有驱动 MISO。解码时可以将 MISO 单独打开观察，确认从机是否真正参与了通信。

第三是 CS 信号的干扰。在软件模拟 SPI 或使用 GPIO 中断的场景中，CS 拉低后可能出现抖动，导致解码器误判帧起始位置。这时建议在解码参数中设置一定的去抖时间，或检查硬件电路是否存在信号质量问题。

4. 使用逻辑分析仪完成 I2C/SPI 解码

4.1 硬件连接与通道分配

以常见的 8 通道 USB 逻辑分析仪为例，进行 I2C 解码时，至少需要连接两个通道：

• CH0 接 SCL
• CH1 接 SDA
• GND 与被测设备共地

进行 SPI 解码时，需要连接 4 个通道：

• CH0 接 SCLK
• CH1 接 MOSI
• CH2 接 MISO
• CH3 接 CS

连接时必须确保逻辑分析仪的地线与目标板的地线相连，否则采样到的波形可能因为参考地不一致而出现大量毛刺。对于 I2C 总线，由于信号线上有上拉电阻，空闲状态为高电平，连接后可以先观察波形是否为稳定的高电平，如果不是，需要检查上拉和供电。

4.2 采样率设置与触发条件配置

采样率设置的总体原则是：采样率至少为信号时钟频率的 10 倍以上，推荐 20 倍以上。以 400 kHz 的 I2C 为例，2 MHz 以上采样率即可满足需求，实际使用中建议设置在 8 MHz 或更高，以获取更平滑的波形；对于 SPI 总线，如果时钟为 10 MHz，则采样率至少需要 50 MHz 或更高。

触发条件配置对于抓取特定事件非常重要。调试 I2C 时，可以设置 SDA 下降沿触发，这样逻辑分析仪会在起始条件出现时开始捕获；调试 SPI 时，可以设置 CS 下降沿触发，这样每次片选拉低就代表一次通信开始。合理使用触发条件可以避免在长时间空闲的总线上抓取大量无用波形。

4.3 协议解码的通用设置步骤

大多数逻辑分析仪软件的解码流程非常接近，以下以常见软件为例说明操作步骤：

在解码器列表中选择 I2C 或 SPI 协议。对于 I2C，需要指定 SCL 和 SDA 对应的通道，并设置总线电压等级（通常为 3.3V 或 5V）。对于 SPI，需要指定 SCLK、MOSI、MISO、CS 对应通道，并选择 SPI Mode 和位序。部分软件要求先通过波形观察确认时钟空闲电平，再选择对应的 Mode。

配置完成后，软件会立即在当前波形上叠加解码结果。I2C 解码结果通常显示为 START、地址、W/R、ACK、数据、STOP 等标签；SPI 解码结果通常将 MOSI 和 MISO 的数据分别显示在对应通道上方。如果解码结果中出现大量乱码或无法对齐，先检查通道配置是否选反、CS 极性是否设置正确、位序是否与器件一致。

4.4 波形保存与数据导出

抓取到有效波形后，建议及时保存。逻辑分析仪软件一般支持将波形导出为 CSV、TXT 或二进制文件，有些还支持导出为 VCD 格式用于仿真比对。对于需要与同事协作或记录调试过程的情况，可以导出解码后的数据表格，标注时间戳、方向、字节内容和备注信息，方便后续分析。

5. 实战案例：用 I2C 读取传感器寄存器

5.1 场景描述

假设我们需要读取一款 I2C 接口加速度传感器的器件 ID 寄存器，用于验证 I2C 通信链路是否正常。该传感器 7 位地址为 0x18，器件 ID 寄存器地址为 0x0F，上电后默认值预计为某个特定数值，例如 0x33。

为了便于对比，我们将上述信息整理为示例参数：

5.2 I2C 读操作时序拆解

读操作分为两个阶段。第一阶段先写寄存器地址，第二阶段重新发送起始条件后读取数据。

第一阶段：主机发送 START，发送 7 位地址 0x18 和写标志位 0，组成第一字节 0x30。从机收到后 ACK。主机继续发送寄存器地址 0x0F，从机再次 ACK。此时主机发送 STOP，结束第一阶段。

第二阶段：主机发送 START，再次发送 7 位地址 0x18 和读标志位 1，组成第一字节 0x31。从机收到后 ACK。随后从机开始在 SCL 驱动下发送寄存器 0x0F 的内容，主机在第 9 个时钟周期发送 NACK，表示只读一个字节，不再继续。最后主机发送 STOP。

5.3 基于 STM32 HAL 库的 I2C 读取代码

下面以 STM32 HAL 库为例，演示如何完成上述读操作。这段代码的核心思路是使用HAL_I2C_Master_Transmit写入寄存器地址，再使用HAL_I2C_Master_Receive读取数据。

// 文件路径：i2c_read_demo.c #include "main.h" #define DEVICE_ADDR_7BIT 0x18 #define DEVICE_ADDR (DEVICE_ADDR_7BIT << 1) #define REG_WHO_AM_I 0x0F uint8_t read_reg_i2c(I2C_HandleTypeDef *hi2c, uint8_t reg_addr) { uint8_t data = 0; // 第一阶段：写入寄存器地址 if (HAL_I2C_Master_Transmit(hi2c, DEVICE_ADDR, &reg_addr, 1, 100) != HAL_OK) { // 发送失败处理 return 0; } // 第二阶段：读取数据 if (HAL_I2C_Master_Receive(hi2c, DEVICE_ADDR, &data, 1, 100) != HAL_OK) { // 接收失败处理 return 0; } return data; } void sensor_id_check(void) { uint8_t id = read_reg_i2c(&hi2c1, REG_WHO_AM_I); // 预期值为 0x33，用于判断通信是否正常 if (id == 0x33) { // 通信正常 } else { // 通信异常，可在此处加入调试断点 } }

注意 HAL 库中I2C_HandleTypeDef的地址参数需要左移一位，因为 HAL 库内部使用 8 位地址格式，最低位为读写标志位。很多初学者在这里直接传入 0x18，结果通信对象从 0x18 变成了 0x0C，导致 NACK。

5.4 解码结果中应看到的关键信息

在逻辑分析仪中抓取上述代码运行时的波形，解码结果应显示如下过程：

START -> 0x18 W -> ACK -> 0x0F -> ACK -> STOP -> START -> 0x18 R -> ACK -> 数据 0x33 -> NACK -> STOP

如果在解码结果中看到的数据不是 0x33，而是 0xFF 或其他值，需要按下面的顺序排查：

• 从机地址是否匹配；
• 寄存器地址是否正确；
• 从机是否确实处于正常工作状态；
• 读取阶段主机是否发送了 NACK（解码器非常依赖这一位来判断读数据结束）；
• 是否存在电平竞争，例如多个设备同时驱动 SDA。

这里涉及的关键能力就是把“解码结果”与“数据手册中的时序图”进行逐字段比对。如果解码结果完全符合手册描述，基本可以确定 I2C 通信底层链路正常，问题很可能出在上层应用逻辑或数据解析上。

6. 实战案例：用 SPI 读取 Flash JEDEC ID

6.1 场景描述

SPI NOR Flash 是一种非常典型的 SPI 从设备，常用于代码存储、日志记录和文件系统。调试 SPI Flash 时，第一步通常是读取 JEDEC ID。JEDEC ID 占用 3 个字节，用于标识 Flash 厂商和型号，固定通过命令 0x9F 读取。

本次示例使用常见的 SPI Mode 0，即 CPOL=0、CPHA=0，数据高位在前。逻辑分析仪采样率设置为 50 MHz。

6.2 SPI Flash 读取 ID 操作流程

SPI Flash 的命令格式非常简单。主机先拉低 CS，然后通过 MOSI 发送命令字节 0x9F，随后连续发送 3 个空字节（通常为 0x00）作为时钟驱动，同时从 MISO 读取返回数据。读完 3 个字节后，主机拉高 CS，结束本次命令。

整个过程中 CS 始终保持低电平直到读取完成，这与 I2C 的 START/STOP 机制完全不同。SPI 命令没有 ACK 确认机制，从机是否接收到命令只能通过返回的数据内容侧面验证。

6.3 SPI 初始化与读取代码（ESP-IDF 风格）

以下以 ESP-IDF 的 SPI Master 驱动为例，展示如何配置 SPI 并读取 Flash ID。ESP32 的 SPI 驱动通过spi_bus_initialize初始化总线，再通过spi_bus_add_device注册设备。设备配置中clock_speed_hz、mode、flags等参数直接影响时序：

// 文件路径：spi_flash_id_demo.c #include "driver/spi_master.h" #include "driver/gpio.h" #define SPI_HOST SPI2_HOST #define PIN_SCLK GPIO_NUM_18 #define PIN_MOSI GPIO_NUM_23 #define PIN_MISO GPIO_NUM_19 #define PIN_CS GPIO_NUM_5 void spi_flash_read_id(void) { spi_bus_config_t bus_cfg = { .sclk_io_num = PIN_SCLK, .mosi_io_num = PIN_MOSI, .miso_io_num = PIN_MISO, .quadwp_io_num = -1, .quadhd_io_num = -1, .max_transfer_sz = 4096, }; spi_device_interface_config_t dev_cfg = { .mode = 0, // SPI Mode 0: CPOL=0, CPHA=0 .clock_speed_hz = 10 * 1000 * 1000, // 10 MHz .spics_io_num = PIN_CS, .queue_size = 1, }; spi_device_handle_t spi_handle; spi_bus_initialize(SPI_HOST, &bus_cfg, SPI_DMA_CH_AUTO); spi_bus_add_device(SPI_HOST, &dev_cfg, &spi_handle); uint8_t cmd = 0x9F; uint8_t tx_data[4] = {cmd, 0x00, 0x00, 0x00}; uint8_t rx_data[4] = {0}; spi_transaction_t trans = { .length = 4 * 8, // 总长度 4 字节 .tx_buffer = tx_data, .rx_buffer = rx_data, }; spi_device_transmit(spi_handle, &trans); // rx_data[0] 是命令阶段返回的无效数据 // rx_data[1] 为厂商 ID // rx_data[2] 为内存类型 // rx_data[3] 为容量 printf("JEDEC ID: 0x%02X 0x%02X 0x%02X\n", rx_data[1], rx_data[2], rx_data[3]); spi_bus_remove_device(spi_handle); spi_bus_free(SPI_HOST); }

ESP-IDF 中的spi_transaction_t结构体负责描述一次传输的缓冲区、长度和收发方向。由于 SPI 是同步全双工协议，主机发送命令和接收数据同时进行，因此读取 3 个字节的 JEDEC ID 需要发送 4 个字节（1 字节命令 + 3 字节空数据），前 3 个返回字节中，第一个通常是无效数据，真正的 ID 从第二个返回字节开始。

6.4 解码波形与数据对齐方法

将逻辑分析仪通道连接到 SCLK、MOSI、MISO、CS 后，设置 CS 下降沿触发，运行程序后即可抓取完整的读取过程。

解码结果中，MOSI 通道应显示 0x9F、0x00、0x00、0x00；MISO 通道在第一个字节期间可能是高阻或无效数据，从第二个字节开始应显示厂商 ID、内存类型和容量。常见 Flash 如 Winbond W25Q64 的 JEDEC ID 通常为 0xEF 0x40 0x17，具体数值以实物为准。

如果在解码结果中 MISO 始终无输出，或者数据全部为 0xFF，需要按以下顺序排查：

• CS 是否在命令期间保持低电平；
• SPI Mode 是否正确；
• MISO 是否连接正确（容易与 MOSI 接反）；
• Flash 供电和 WP/ Hold 引脚是否被正确拉高；
• 时钟频率是否超过 Flash 支持的最大值。

在 SPI 解码中，数据对齐是最容易被忽视的问题。如果逻辑分析仪软件中设置的 SPI Mode 与器件实际模式不一致，数据可能显示为正常的字节，但内容往往每一位都发生了移位或反转。此时观察数据手册中给出的时序图，比对 SCLK 空闲电平和数据变化时刻，是最可靠的验证方式。

7. 常见问题与排查方法

7.1 I2C 常见问题

7.2 SPI 常见问题

7.3 排查方法论与常用手段

排查通信问题时，建议采用“先物理层，再协议层，最后应用层”的方法。

物理层检查包括供电电压是否正常、地线是否共地、电平标准是否一致、信号线是否接反、上拉电阻是否合理。使用万用表测量供电和信号线直流电平是最快的检查方式。

协议层检查使用逻辑分析仪抓取波形，重点比对起始/停止条件、ACK 位置、CS 窗口、字节边界。如果协议层数据与手册不一致，直接修改配置或检查硬件连接。

应用层检查包括驱动代码的寄存器配置、数据解析逻辑和业务状态机。很多情况下，底层通信是正常的，但应用层对数据的解释错误导致功能异常。

8. 最佳实践与工程建议

8.1 硬件设计阶段的解码友好设计

在 PCB 设计阶段就为调试预留测试点，可以显著降低后续调试难度。I2C 的 SCL、SDA 和 SPI 的 SCLK、MOSI、MISO、CS 都应该引出到排针或测试焊盘。对 I2C 总线，建议在靠近主控端放置上拉电阻，阻值根据总线电容和通信速率选择，常见值为 2.2kΩ 到 10kΩ。对 SPI 总线，如果走线较长，可以在主控输出端串联 22Ω 到 33Ω 的电阻，用于抑制过冲。

8.2 软件编码建议

编写 I2C 或 SPI 驱动时，建议将寄存器地址、设备地址、预期数据等定义为宏或常量，避免在代码中散落魔法数字。通信函数的返回值必须检查，所有发送和接收操作都应配置合理的超时时间，防止硬件异常时程序卡死。

对于 I2C 读操作，建议封装为“先写寄存器地址，再读数据”的独立函数，不要在每个业务函数中重复编写底层通信代码。对于 SPI 操作，建议按照命令类型封装，例如spi_flash_read_id()、spi_flash_read_data()、spi_flash_write_enable()，让上层代码保持清晰。

8.3 调试过程中的数据记录

调试时养成记录波形和数据的习惯。每次修改硬件连接或软件配置后，重新抓取一次波形，并保存为带时间戳的文件。这样在引入新问题后，可以快速对比前后波形的差异，缩小问题范围。与同事协作时，提供解码截图、寄存器配置、数据手册关键页，比口头描述更高效。

调试过程中还需要注意测试环境的稳定性。使用 USB 供电时，如果供电能力不足，可能导致外设在上电瞬间工作异常。建议优先使用独立的稳压电源供电，逻辑分析仪和目标板使用同一电源地，避免串入共模干扰。

8.4 安全与合法授权提示

I2C 和 SPI 协议本身属于底层数字通信范畴，但在实际工程中需要特别注意操作边界：

• 读取或改写外部存储器、Flash、EEPROM 内容时，需要确认该设备归属自己所有或已获得合法授权，并在操作前进行数据备份。
• 在非易失性存储器上执行擦写操作前，必须评估掉电风险，建议增加写保护逻辑并在测试环境中验证完整流程。
• 对量产设备进行固件读写、在线升级或信号抓取时，应遵循设备厂商的授权规范和产品安全要求，仅在允许的范围内进行测试。

这些规范既是工程伦理要求，也是避免造成不可逆损害的实用建议。

9. 总结与后续学习方向

本文从信号解码的实际需求出发，梳理了 I2C 和 SPI 两类协议的核心帧结构、时序特征和常见问题，并结合逻辑分析仪完成了从波形抓取到数据解析的完整闭环。通过两个实战案例，你应该已经掌握如何对照数据手册检查解码结果，以及如何通过观察 ACK、CS、数据内容等关键信息快速定位通信异常。

真正熟练的信号解码能力来自大量实践。建议在掌握本文内容后，用逻辑分析仪分别抓取 EEPROM 读写、SPI Flash 读 ID、传感器寄存器读写等常见操作，逐一比对数据手册的时序图，并在抓取过程中故意制造错误，例如将 SPI Mode 配置为错误值、将 I2C 地址少移一位，观察解码结果的差异。这种方式能够帮助你更快建立“错误波形”的直觉。

后续可以继续深入学习总线上拉电阻计算、SPI 硬件片选与软件片选的差异、DMA 方式下的大批量数据传输、逻辑分析仪高级触发设置以及多从机总线仲裁机制。如果本文对你有帮助，建议收藏备用，实际调试中遇到类似问题时可快速查阅。