FPGA实现SD卡SPI模式读写与FAT32文件系统实战指南

简介：本资源是一套基于FPGA实现SD卡底层读写功能的完整工程实践方案，面向数字电路设计初学者与嵌入式硬件开发者，解决FPGA与SD卡通信中协议解析、初始化流程、块级数据传输及CRC校验等核心难点。压缩包共71个文件，涵盖Verilog源码（如sd_initial.v、sd_read.v、sd_write.v）、ISE工程配置文件（.xise、.ucf、.prj）、综合与实现报告（.xrpt、.ngc、.ncd）、约束与调试文件（.pcf、.twr、chipscope_ila.v）以及HTML/XML格式的工程摘要与使用统计，总大小2.09MB。已有613人学习下载，工程结构清晰，模块划分明确，包含初始化、读、写三大功能子模块及ILA在线逻辑分析支持，配套完整编译日志与错误提示文件（xmsgs），便于读者理解状态机设计逻辑、复现SPI模式下CMD/DATA交互时序，并快速定位常见通信失败原因。

1. 项目缘起：为什么要在FPGA上折腾SD卡？

最近在做一个数据采集的项目，需要把前端传感器采集到的高速数据实时存储下来。一开始想着用PC或者嵌入式Linux系统来接，但发现要么实时性不够，要么系统开销太大，延迟不可控。后来琢磨着，能不能用FPGA直接搞定？毕竟FPGA的并行性和确定性延迟是它的看家本领。于是，目标就锁定在了让FPGA直接读写SD卡上。

这个想法听起来简单，但真动起手来，你会发现从“想”到“通”，中间隔着一片名为“协议”的汪洋大海。SD卡，这个我们平时在相机、手机里用惯了的小东西，其背后的通信协议（SD Protocol）和文件系统（如FAT32），对于习惯了Verilog/ VHDL描述硬件逻辑的我们来说，完全是另一个世界。网上能找到的代码要么是单片机（MCU）上用C语言操作的，要么是些只言片语的FPGA代码片段，跑起来各种问题，更别提稳定性和性能了。所以，我决定把这个从零开始打通FPGA SD卡读写，并实现一个可靠写入功能的完整过程记录下来。这不仅仅是调通一个模块，更是一次深入理解存储接口和时序的实战。

2. SD卡协议精要与FPGA实现选型

在动手写代码之前，我们必须先搞清楚SD卡到底是怎么“说话”的。这对于FPGA逻辑设计至关重要，因为我们的状态机、时序控制全都基于此。

2.1 SD总线模式：SPI vs 1-bit SD Mode

SD卡支持两种与主机通信的模式：SD总线模式和SPI模式。对于FPGA开发者，这是第一个关键抉择。

SD总线模式是SD卡的原生模式，使用4条数据线（DAT0-DAT3）并行传输，理论上速度最快。但它协议更复杂，需要处理更复杂的命令响应格式、CRC校验，并且上电初始化流程也更繁琐。很多高性能的SD控制器（如一些ARM芯片内部的IP）会采用此模式。

SPI模式则是将SD卡当作一个标准的SPI从设备来驱动。它只使用3根线（MOSI, MISO, SCK）加上片选CS，协议大幅简化。命令和响应都通过固定的格式串行收发，CRC在SPI模式下通常是可选的（很多情况下可以关闭）。对于FPGA来说，实现一个SPI Master是基本功，难度远低于实现完整的SD总线协议。

我的选择与理由：我毫不犹豫地选择了SPI模式。原因很简单：快速验证，降低复杂度。我们的首要目标是“跑通”，建立起从FPGA到SD卡物理扇区的可靠读写通道。SPI模式虽然峰值速度不如4线SD模式，但对于很多中低速数据记录（比如几MB/s到十几MB/s）完全够用。先解决“有无”问题，再考虑“优化”问题。市面上绝大多数的FPGA SD卡开源项目也都是基于SPI模式，社区资源丰富，踩坑了也容易找到参考。

2.2 SD卡的命令系统与初始化流程

无论哪种模式，SD卡都遵循一套命令（CMD）系统。主机通过发送命令来控制卡，卡通过发送响应来回复状态。命令是一个48位的固定格式数据包。

在SPI模式下，命令的发送和响应的接收都通过MOSI和MISO线完成。有几个关键命令你必须熟记于心：

• CMD0 (GO_IDLE_STATE)：让卡进入SPI模式，这是对话的开始。
• CMD8 (SEND_IF_COND)：检查卡的电压兼容性，用于区分SD卡版本（V2.0+）。
• CMD55 (APP_CMD)+ACMD41 (SD_SEND_OP_COND)：这是一个组合拳。先发CMD55告诉卡“下一个是应用特定命令”，再发ACMD41启动初始化过程，并带上主机支持的电压信息。卡会一直返回“忙”状态，直到初始化完成。
• CMD58 (READ_OCR)：读取操作条件寄存器，可以获取卡的电压支持信息。
• CMD16 (SET_BLOCKLEN)：设置读写块的长度，通常设为512字节（一个扇区）。
• CMD17 (READ_SINGLE_BLOCK)：读取单个扇区。
• CMD24 (WRITE_SINGLE_BLOCK)：写入单个扇区。

初始化流程是第一个难关，很多人的代码都卡在这里。一个健壮的SPI模式初始化流程如下：

1. 上电后，先给卡至少74个时钟周期的同步时间（此时片选CS拉高，即不选中卡）。
2. 拉低CS，开始通信。
3. 发送CMD0，并等待收到正确的响应（通常是0x01，表示卡处于空闲状态）。这里通常需要重试多次。
4. 发送CMD8，如果卡响应无错误（0x01），说明是SDHC/SDXC卡（容量>2GB，寻址方式为块寻址）；如果响应是非法命令错误（0x05），则可能是老式SD卡或MMC卡。
5. 进入一个循环：发送CMD55 + ACMD41。ACMD41的参数中要设置HCS位（如果支持SDHC/SDXC）。循环检查响应，直到响应值从0x01（空闲）变为0x00（就绪）。这个过程可能需要几百毫秒，必须在代码中实现超时机制，避免死等。
6. 初始化成功后，可以发送CMD58读取OCR确认一下状态，然后发送CMD16设置块长度。

这个流程中，每一个命令发出后，必须等待并解析SD卡返回的响应字节。响应格式有R1, R3, R7等，在SPI模式下主要是R1（一个字节，最高位为0，低7位为状态标志）。

2.3 SPI时序与FPGA驱动设计要点

FPGA作为SPI主机，需要精确控制时钟（SCK）和数据（MOSI, MISO）的时序。SD卡在SPI模式下通常支持时钟频率从0到25MHz（或更高，取决于卡的类型）。

几个关键设计点：

• 时钟极性与相位（CPOL/CPHA）：SD卡SPI模式固定为CPOL=0, CPHA=0。这意味着时钟空闲时为低电平，数据在时钟上升沿采样（捕获）。这是最常见的SPI模式，但务必在代码中确认。
• 字节序：无论是命令、数据还是响应，都是高位（MSB）先发。
• 数据令牌（Data Token）：读写数据块时，数据块前后有特定的令牌。写操作时，在发送完命令和地址后，需要先发送一个起始令牌（0xFE），然后发送512字节数据，最后发送2个字节的CRC（SPI模式下常置为0xFF）。读操作时，在发送读命令后，需要持续读取MISO，直到收到起始令牌（0xFE），之后才是512字节的数据和2字节CRC。
• 忙状态检测：写入一个块后，SD卡内部需要时间进行编程擦除。此时MISO线会被卡拉低（忙）。主机必须持续读取MISO，直到其变高（就绪），才能进行下一步操作。这是写入稳定性的关键，必须等待足够长的时间。

在FPGA里，我们通常用一个状态机（FSM）来统领整个流程：初始化状态机、读写命令状态机、数据传输状态机。状态机的设计要清晰，每个状态完成明确的任务，并处理好各种超时和错误分支。

3. 从物理扇区到文件：FAT32文件系统的FPGA实现

当你能够用CMD17和CMD24可靠地读写SD卡的某个物理扇区（块）时，你只是拥有了“raw disk”的访问能力。要创建一个能被Windows、Linux识别的文件，你必须和文件系统打交道。对于SD卡，最通用的就是FAT32。

3.1 FAT32基础结构剖析

FAT32将存储空间划分为几个关键区域：

1. 保留扇区（Reserved Sectors）：第一个扇区是引导扇区（DBR），里面存放着BPB（BIOS Parameter Block），这是文件系统的“地图图例”，包含了每扇区字节数、每簇扇区数、保留扇区数、FAT表个数、根目录起始簇号等至关重要的信息。FPGA代码必须首先正确读取并解析DBR。
2. FAT区域（FAT Area）：存放文件分配表。FAT是一个簇号数组，记录了文件数据链的簇号顺序。FAT32通常有两个FAT表（FAT1, FAT2）作为备份。
3. 数据区域（Data Region）：真正存放文件和目录内容的地方。数据区域被划分为一个个“簇”（Cluster），是文件分配的基本单位。

簇的概念是理解FAT的关键。一个文件可能占用多个簇，这些簇的编号通过FAT表链接成一个链表。一个目录在FAT32里也是一个特殊的文件，其内容是一系列32字节的“目录项”，记录了文件名、属性、创建时间、首簇号、文件大小等信息。

3.2 FPGA如何创建并写入一个文件

这是一个典型的“从无到有”的流程，我们的FPGA逻辑需要像一个小型操作系统一样，按步骤构建文件系统的数据结构。

第一步：读取并解析DBR。上电或插卡后，FPGA在完成SD卡初始化后，应立即读取逻辑扇区0（通常是物理扇区0，除非有MBR分区表，对于大容量卡，我们通常假设整个卡就是一个FAT32分区）。从DBR中提取出后续计算所需的所有参数，特别是：

• BytesPerSector(通常512)
• SectorsPerCluster(常见4, 8, 16...)
• ReservedSectorCount
• NumFATs(通常2)
• FATSize32(每个FAT表占用的扇区数)
• RootCluster(根目录的起始簇号，注意不是根目录扇区号)

这些参数需要存储在FPGA的寄存器或块RAM中，供后续步骤使用。

第二步：寻找空闲簇。要创建新文件，首先要在FAT表中找到标记为“空闲”的簇。FAT32中，0x00000000表示空闲簇。我们需要从FAT表的起始位置（通常是保留扇区之后）开始扫描，寻找第一个空闲簇号。这是一个线性搜索过程，对于大容量卡可能较慢，但作为首次写入或简单应用可以接受。更复杂的实现可以维护一个空闲簇缓存。

第三步：创建目录项。文件的信息需要记录在其父目录中。如果我们要在根目录创建文件，就需要在根目录簇中找一个空闲的目录项位置（32字节全为0x00的位置）。

• 构造目录项：填写文件名（8.3格式，不足补空格）、扩展名、属性（0x20表示归档文件）、创建/修改时间戳（需要实现一个简单的RTC或使用固定值）、首簇号（上一步找到的）、文件大小（初始为0）。
• 将构造好的32字节目录项，写入到计算好的根目录扇区中的对应偏移位置。

第四步：更新FAT表。

• 在FAT表中，将我们分配给文件的那个簇号对应的条目，标记为“文件结束”（EOC）。FAT32的EOC标志范围是0x0FFFFFF8到0x0FFFFFFF，通常用0x0FFFFFFF。
• 因为有两个FAT表，所以必须同时更新FAT1和FAT2，以保持一致性。
• 更新FAT表后，强烈建议立刻读回验证，这是保证文件系统不损坏的重要一环。

第五步：写入文件数据。

• 根据文件的首簇号和数据区域的起始扇区号，计算出该簇对应的第一个物理扇区地址。
• 向该扇区写入你的实际数据（例如采集到的传感器数据）。
• 如果数据超过一个簇，则需要重复第二步到第四步，为文件分配新的簇，并在前一个簇的FAT条目中填入新簇的簇号（形成链表），在新簇的FAT条目中标记EOC。

第六步：回写更新文件大小。数据写入完成后，文件的实际大小已经确定。必须回到第三步中创建的目录项位置，更新其中的“文件大小”字段，并写回SD卡。

这个过程看似繁琐，但每一步都是FAT32标准所规定的。在FPGA中实现，其实就是一系列状态机控制的扇区读写和内存（寄存器/RAM）操作。关键在于计算的准确性和操作的原子性（避免在更新FAT或目录项过程中断电导致结构损坏）。

4. FPGA工程实战：模块划分与代码解析

理论说了一大堆，现在来看看代码怎么组织。一个典型的FPGA SD卡写入项目，可以划分为以下几个模块，层次清晰，便于调试。

4.1 顶层架构与模块互联

+-----------------------+ | Top-Level | | (e.g., sd_card_writer)| +----------+------------+ | +--------------+--------------+ | | +-------v-------+ +---------v----------+ | SD Card | | File System | | SPI Driver | | Manager (FAT32) | | (sd_spi.v) | | (fat32_ctrl.v) | +-------+-------+ +---------+----------+ | | +-------v-------+ +---------v----------+ | SPI Master | | Data Buffer | | Core | | (FIFO/RAM) | | (spi_master.v)| | | +---------------+ +--------------------+

• SPI Master Core (spi_master.v)：最底层的SPI主机控制器。它接收来自上层（sd_spi）的指令（如发送一个字节、接收一个字节、开始一次传输等），并产生精确的SCK、MOSI信号，同时采样MISO。它通常是一个简单的、可参数化的模块。
• SD Card SPI Driver (sd_spi.v)：协议层模块。它封装了SD卡的所有命令和基础读写操作。它内部有一个状态机，能够执行“发送CMD0并等待响应”、“发送CMD55+ACMD41进行初始化”、“读取单个扇区”、“写入单个扇区并等待忙结束”等原子操作。它向上层（文件系统管理器）提供清晰的接口，如init_start,init_done,read_block(addr),write_block(addr, data)。
• File System Manager (fat32_ctrl.v)：文件系统层模块。它利用sd_spi提供的块读写功能，实现FAT32的解析和文件操作。它内部状态更复杂，负责解析DBR、遍历FAT、管理目录项。它向上层应用（如你的数据采集逻辑）提供接口，如create_file(name),write_file_data(data),close_file()。
• Data Buffer：数据缓冲层。由于SD卡写入速度（尤其是等待忙状态）和FPGA数据产生速度可能不匹配，需要一个FIFO或双端口RAM作为缓冲区。数据采集逻辑将数据写入Buffer，fat32_ctrl模块在空闲时从Buffer读取数据并写入SD卡。

4.2 关键状态机与代码片段示例

以sd_spi.v中的写扇区状态机为例，其状态迁移可能如下：

localparam [3:0] S_IDLE = 4'd0, S_WR_CMD = 4'd1, // 发送CMD24命令 S_WR_CMD_RESP = 4'd2, // 等待并检查R1响应 S_WR_START_TOK= 4'd3, // 发送数据起始令牌0xFE S_WR_DATA = 4'd4, // 发送512字节数据 S_WR_CRC = 4'd5, // 发送2字节CRC (通常0xFFFF) S_WR_DATA_RESP= 4'd6, // 读取数据响应令牌 S_WR_BUSY = 4'd7, // 等待SD卡内部编程结束 S_WR_DONE = 4'd8; always @(posedge clk or posedge rst) begin if (rst) begin state <= S_IDLE; // ... 其他复位 end else begin case (state) S_IDLE: if (wr_start) begin block_addr <= wr_addr; state <= S_WR_CMD; end S_WR_CMD: begin // 调用SPI Master发送CMD24字节流 if (spi_tx_done) state <= S_WR_CMD_RESP; end S_WR_CMD_RESP: begin // 读取一个字节响应 if (spi_rx_valid) begin if (r1_response == 8'h00) // 响应正确 state <= S_WR_START_TOK; else // 响应错误 state <= S_WR_DONE; // 或跳转到错误处理 end end S_WR_START_TOK: begin // 发送0xFE if (spi_tx_done) state <= S_WR_DATA; end S_WR_DATA: begin // 循环发送512字节数据，需一个计数器控制 if (data_counter == 512) state <= S_WR_CRC; end S_WR_CRC: begin // 发送2字节0xFF if (crc_counter == 2) state <= S_WR_DATA_RESP; end S_WR_DATA_RESP: begin // 读取数据响应令牌，应为0xE5 (数据被接受) if (spi_rx_valid) begin if (data_resp_token == 8'hE5) state <= S_WR_BUSY; else state <= S_WR_DONE; // 写入失败 end end S_WR_BUSY: begin // 持续拉低CS，并读取MISO线，直到其为高 // 必须添加超时计数器，防止死锁 if (miso == 1'b1) state <= S_WR_DONE; else if (timeout) state <= S_WR_DONE; // 超时错误 end S_WR_DONE: begin wr_done <= 1'b1; state <= S_IDLE; end endcase end end

关键点：

1. 超时处理：在S_WR_CMD_RESP,S_WR_DATA_RESP,S_WR_BUSY等等待响应的状态，必须加入超时计数器。否则一旦SD卡异常或无响应，状态机会永远卡住。
2. CS片选控制：在整个命令-响应-数据-忙的完整事务期间，CS必须保持低电平。只有在事务完全结束（S_WR_DONE）后，才能将CS拉高。不同命令事务之间，CS应有短暂的高电平时间。
3. 错误处理：每个环节都可能出错（响应非零、响应令牌错误、忙超时）。状态机需要有错误出口，并将错误码传递给上层模块，便于调试。

4.3 文件系统管理器（fat32_ctrl）的设计思路

这个模块是工程的大脑。它需要维护几个重要的“地图”信息（来自DBR），并实现一系列高级操作的状态序列。

• 寄存器组：存储bytes_per_sector,sectors_per_cluster,fat1_start_sector,data_start_sector,root_dir_start_cluster等。
• 状态机：更复杂的状态机，例如：
  • FAT_FSM_INIT: 读取DBR并解析。
  • FAT_FSM_FIND_FREE_CLUSTER: 扫描FAT表寻找空闲簇。
  • FAT_FSM_CREATE_DIR_ENTRY: 在指定目录簇中寻找空位并写入目录项。
  • FAT_FSM_UPDATE_FAT: 更新FAT表条目（分配簇、标记EOC）。
  • FAT_FSM_WRITE_CLUSTER: 将数据缓冲区的内容写入一个簇对应的所有扇区。
  • FAT_FSM_UPDATE_FILE_SIZE: 更新目录项中的文件大小。
• 计算函数/逻辑：用组合逻辑或小状态机实现一些常用计算，如：
  • 簇号 -> 扇区号：sector = data_start_sector + (cluster_num - 2) * sectors_per_cluster;
  • FAT表条目位置：fat_sector = fat1_start_sector + (cluster_num * 4) / bytes_per_sector;(FAT32每个条目4字节)
  • 扇区内偏移：fat_offset = (cluster_num * 4) % bytes_per_sector;

这个模块与sd_spi模块通过清晰的握手信号（如start_read_block,read_done,block_data）进行通信。它调用sd_spi完成底层的扇区读写，自己则专注于文件系统逻辑。

5. 调试血泪史：从黑屏到稳定写入的避坑指南

理论完美，代码写完，一上板子，大概率是跑不通的。下面是我在调试过程中遇到的核心问题及解决方案，这些都是教程里不会细说的“坑”。

5.1 初始化失败：时钟、片选与命令重试

现象：发送CMD0后，永远收不到正确的响应（0x01），或者响应混乱。

排查与解决：

1. 时钟频率过高：一开始不要追求高速。将SPI时钟分频到很低，比如100-400kHz进行初始化。SD卡在初始化阶段对时钟频率有要求，过高可能导致通信失败。初始化完成后再尝试提高时钟频率进行数据读写。
2. 片选（CS）时序：确保在发送命令前，CS已经稳定拉低一段时间（几个时钟周期）。在两个命令之间，CS必须拉高至少1个字节的时间（8个SCK周期）。很多代码忽略了这一点，导致SD卡状态混乱。
3. 命令重试机制：CMD0和ACMD41循环可能需要多次重试。我的经验是，CMD0至少重试10次，每次发送后等待几十个字节时间再检查响应。ACMD41循环的超时时间要设得足够长（比如1秒，用计数器实现），因为不同品牌的卡初始化时间差异很大。
4. 上电延时与电源：确保FPGA的IO电压与SD卡的电平兼容（通常是3.3V）。SD卡上电后需要一段时间才能准备就绪，在给SD卡发送第一个命令（拉低CS）之前，确保已经过了至少1ms，并提供了足够的74个时钟同步周期。

我的调试技巧：我写了一个简单的调试模块，将SD卡SPI的MOSI、MISO、SCK、CS信号通过FPGA的剩余IO口引出，用逻辑分析仪（或者一个便宜的USB逻辑分析仪）抓取波形。对照SD卡物理层规范，一个比特一个比特地看，这是最直接的调试方法。你会发现很多时序上的细微偏差。

5.2 写入后数据丢失或文件系统损坏

现象：FPGA报告写入成功，但把SD卡插到电脑上，要么看不到文件，要么文件乱码，甚至提示需要格式化。

排查与解决：

1. FAT表未同步更新：这是最常见的原因。你必须更新所有FAT表的副本。通常有两个FAT表（FAT1和FAT2）。如果你只更新了FAT1，当Windows或Linux读取时，如果它因为某些原因（比如检测到FAT1轻微错误）去读FAT2，就会发现文件链信息是旧的或空的，导致文件“消失”。所以，分配簇、标记EOC等操作，必须对每个FAT表都执行一次写扇区操作。
2. 目录项未及时更新文件大小：如果你先写了数据，但忘记更新目录项里的文件大小字段，电脑可能只识别到你最初创建文件时的大小（0字节），从而看不到后续写入的数据。务必在数据写入完成后，回写目录项。
3. 簇链断裂：一个文件占用多个簇时，你必须在第一个簇的FAT条目里写入第二个簇的簇号，在第二个簇的FAT条目里写入第三个簇的簇号，以此类推。最后一个簇的FAT条目标记为EOC。如果中间任何一环忘记更新或更新错误，文件数据就无法被完整读取。
4. 写入过程中断电：这是FAT文件系统的固有弱点。为了尽可能减少损坏，一个建议的操作顺序是：a) 更新FAT表（分配新簇），b) 写入文件数据，c) 更新目录项。这样即使数据写入后断电，文件系统结构至少是完整的（虽然文件可能包含旧数据或垃圾数据）。最坏的情况是在更新FAT表时断电，这可能导致簇丢失（无法被系统回收）或交叉链接（严重错误）。

5.3 性能瓶颈与稳定性优化

当基本功能调通后，你会考虑性能和长期运行的稳定性。

1. 提高SPI时钟：初始化完成后，可以将SPI时钟提高到SD卡支持的最高频率（通过CMD58读取OCR或使用CMD41的HCS位判断）。对于Class10的卡，SPI模式下25MHz是常见的安全值。注意提高时钟后，FPGA内部逻辑的时序约束要满足。
2. 使用多扇区写入命令（CMD25）：单扇区写入（CMD24）每个扇区都要经历命令、响应、令牌、数据、CRC、忙等待的完整开销。多扇区写入（CMD25）可以一次发送一个起始地址，然后连续写入多个扇区的数据，只在最后等待一次“忙”状态，能大幅提升连续写入的吞吐量。这是提升写入性能的关键。实现时需要注意，在发送完每个数据块后，SD卡会返回一个“数据响应”，需要处理。
3. 引入写入缓存与流水线：如果你的数据是持续产生的，设计一个深度足够的FIFO作为写入缓存。这样数据采集逻辑可以无阻塞地写FIFO，而SD卡控制器模块则从FIFO中读取数据并写入卡中。两者解耦，避免因SD卡“忙”而导致数据丢失。
4. 定期查询卡状态（CMD13）：在长时间连续写入中，可以间歇性地发送CMD13（SEND_STATUS）查询卡的状态。如果返回非零错误，可以尝试重新初始化或进行错误处理，避免在错误状态下持续写入，导致更多数据损坏。
5. 处理卡拔出与插入（可选）：对于需要热插拔的应用，可以检测SD卡座的CD（Card Detect）引脚。当检测到卡被拔出时，停止所有访问并进入安全状态；当检测到卡插入时，重新执行完整的初始化流程。这需要更复杂的状态机来管理。

6. 进阶思考：从SD卡到更复杂的存储系统

当你成功实现了FPGA对SD卡的文件级写入后，这套经验可以迁移到更广泛的场景。

理解通用存储接口：SD SPI模式本质是SPI总线协议。你掌握的“命令-响应-数据”的通信模型，同样适用于其他SPI接口的存储设备，如SPI Flash（NOR/NAND）。虽然命令集不同，但状态机设计和错误处理的思想是相通的。

应对更高速率需求：如果SPI模式的速率（~25MB/s理论，实际更低）成为瓶颈，下一步就是挑战SD 4-bit总线模式或eMMC协议。它们使用更多的数据线并行传输，协议更复杂，需要FPGA实现更高速的DDR采样和更复杂的状态机，但原理层面（初始化、命令、读写数据块）是相似的。你可以将现有的SPI驱动模块作为验证基础，逐步扩展。

文件系统的扩展：FAT32有文件大小（4GB）和目录项数量的限制。如果你的项目需要，可以研究在FPGA上实现exFAT甚至简单的自定义日志文件系统的可行性。核心依然是：管理好元数据（类似FAT和目录项）和用户数据的映射关系，保证断电一致性。

与软核处理器协同：另一种架构思路是，在FPGA内部实例化一个软核CPU（如RISC-V、NIOS II），让CPU运行轻量级的文件系统代码（如FatFs），而FPGA逻辑只负责底层的SD卡块设备驱动（提供disk_read,disk_write接口）。这样，复杂的文件系统逻辑由C代码完成，开发效率更高，而FPGA确保底层驱动的实时性和高性能。这种软硬结合的方式在很多复杂应用中更具优势。

回过头看，在FPGA上实现SD卡写入，更像是一个“系统工程”而不仅仅是“逻辑编程”。它要求开发者横跨数字电路设计、通信协议、文件系统甚至软件调试多个领域。每一次调试成功，不仅意味着功能实现，更代表着对“数据如何从比特流变为持久化文件”这一链条的深刻理解。这份理解，是嵌入式系统开发者宝贵的财富。

本文还有配套的精品资源，点击获取