本博文主要交流设计思路，在本博客已给出相关博文160多篇，希望对初学者有用。注意这里只是抛砖引玉，切莫认为参考这就可以完成商用IP设计。
验证平台的主要功能是为待测设备提供激励信号并监测其相关接口，通过与参考模型的结果进行对比，从而在仿真环境中验证 DUT 的功能是否符合设计要求。验证平台包含 AXI4 Complexes、AXIS Complexes、AXI-Lite Complexes、RefModel 和Scoreboard 组件。各组件间的连接方式如图 1 所示。
图1 基于 SV 的验证平台的整体架构图.
AXI4 Complexes：负责监测 AXI4 总线接口。在设计中，AXI4 总线用于 DUT 与系统内存的连接，负责进行数据传输。其由 DUT 驱动，并不需要验证平台产生额外的激励。此复合体包含一个 Monitor，用于将总线信号转换为 AXI4 事务发送到计分板。
AXIS Complexes：负责监测 AXIS 总线接口。在设计中，AXIS 总线用于 DUT 与CMAC 集成块的连接。在验证平台中该接口与 RDMA 子系统模型相连，其工作同样不需要添加额外的激励。此复合体包含一个 Monitor，用于将总线信号转换为 AXIS事务发送到计分板。
AXI-Lite Complexes：负责对接 AXI-Lite 总线接口。AXI-Lite Complexes 包含一个总线驱动器（Driver）、一个总线监测器（Monitor）及一个序列发生器（Sequencer）。其中驱动器从序列发生器获取 AXI-Lite 事务，将其转换为 AXI-Lite 接口信号；监测器监测 AXI-Lite 接口信号并将其转换为 AXI-Lite 事务发送到计分板；序列发生器则根据测试用例产生事务。
RefModel：用于模拟 DUT 设计功能。RefModel 从 AXI-Lite Complexes 中的监测器获取事务，并根据这个信息产生预期的 AXI4 事务和 AXIS 事务发送到计分板。
Scoreboard：收集各个接口上实际产生的事务并于参考模型给出的事务进行比较，同时统计对比结果，用以判断测试用例是否执行成功。
B站已给出相关性能的视频，如想进一步了解，请搜索B站用户：专注与守望
https://www.bilibili.com/video/BV1mPV5eCE8z/?spm_id_from=333.337.search-card.all.click&vd_source=c355545d27a44fe96188b7caefeda6e7
)
