保姆级教程：在RK3399开发板上搞定PCIe设备树配置与驱动编译

RK3399开发板PCIe设备树配置与驱动编译实战指南

第一次拿到RK3399开发板准备连接PCIe设备时，那种既兴奋又忐忑的心情至今记忆犹新。作为嵌入式Linux开发者，我们常常需要在资源受限的环境中实现高性能扩展，而PCIe接口正是连接高速外设的关键通道。本文将带你从零开始，一步步完成RK3399开发板上的PCIe设备树配置与驱动编译全过程，避开那些让我曾经熬夜调试的"坑"。

1. 开发环境准备与基础概念

在开始修改设备树之前，我们需要先搭建好开发环境并理解几个核心概念。RK3399采用双核Cortex-A72+四核Cortex-A53的六核架构，其PCIe控制器支持Gen2 x4链路，理论带宽可达16Gbps。但要让这个接口正常工作，需要正确配置三个关键部分：

• PCIe PHY：物理层接口，负责信号完整性
• PCIe控制器：处理协议层逻辑
• 设备树配置：告诉内核硬件连接方式

开发环境准备步骤：

1. 获取官方SDK（建议使用Rockchip官方发布的Linux SDK）
2. 安装交叉编译工具链（gcc-linaro-aarch64-linux-gnu）
3. 准备串口调试工具（minicom或picocom）
4. 确保开发板可通过USB或TF卡启动

# 安装交叉编译工具链示例 sudo apt install gcc-aarch64-linux-gnu

提示：建议使用Ubuntu 18.04/20.04作为开发主机系统，避免工具链兼容性问题

2. 设备树深度解析与修改

设备树是嵌入式Linux系统的硬件描述文件，对于PCIe配置尤为关键。RK3399的设备树结构通常采用分层设计，我们需要重点关注以下几个文件：

关键设备树节点分析：

pcie0: pcie@f8000000 { compatible = "rockchip,rk3399-pcie"; #address-cells = <3>; #size-cells = <2>; bus-range = <0x0 0x1f>; max-link-speed = <1>; // Gen1 linux,pci-domain = <0>; interrupts = <GIC_SPI 49 IRQ_TYPE_LEVEL_HIGH 0>; interrupt-names = "sys"; phys = <&pcie_phy>; phy-names = "pcie-phy"; ranges = <0x83000000 0x0 0xfa000000 0x0 0xfa000000 0x0 0x1e00000>; status = "disabled"; // 需要改为"okay" };

必须修改的配置项：

1. 在板级dts文件中启用PCIe控制器：

   &pcie0 { status = "okay"; ep-gpios = <&gpio0 RK_PB4 GPIO_ACTIVE_HIGH>; // PERST#复位信号 };

2. 配置电源管理（根据实际硬件设计）：

   vcc_pcie: vcc-pcie-regulator { compatible = "regulator-fixed"; regulator-name = "vcc_pcie"; regulator-min-microvolt = <3300000>; regulator-max-microvolt = <3300000>; gpio = <&gpio0 RK_PA6 GPIO_ACTIVE_HIGH>; enable-active-high; };

注意：GPIO引脚编号需要根据实际硬件原理图确认，错误配置会导致设备无法正常复位

3. 内核配置与驱动编译

RK3399的PCIe驱动已经包含在主流Linux内核中，但需要正确配置编译选项。以下是必须开启的内核选项：

必备配置选项：

• CONFIG_PCI=y
• CONFIG_PCIE_ROCKCHIP=y
• CONFIG_PHY_ROCKCHIP_PCIE=y
• CONFIG_PCI_MSI=y
• CONFIG_PCIEPORTBUS=y

设备类型相关选项：

# NVMe SSD CONFIG_BLK_DEV_NVME=y # PCIe网卡 CONFIG_NET_VENDOR_REALTEK=y CONFIG_R8168=y # USB 3.0控制器 CONFIG_USB_XHCI_HCD=y CONFIG_USB_XHCI_PLATFORM=y

配置方法：

make ARCH=arm64 menuconfig # 进入Device Drivers -> PCI support # 选择Rockchip PCIe controller support

编译内核和设备树：

make ARCH=arm64 CROSS_COMPILE=aarch64-linux-gnu- -j$(nproc) make ARCH=arm64 CROSS_COMPILE=aarch64-linux-gnu- dtbs

4. 调试技巧与常见问题解决

即使按照文档配置，在实际调试中仍可能遇到各种问题。以下是我总结的典型问题及解决方法：

问题1：PCIe链路训练失败

rockchip-pcie f8000000.pcie: PCIe link training gen1 timeout!

解决方案：

• 检查物理连接是否可靠
• 确认PERST#复位信号时序正确
• 测量各电源电压（0.9V/1.8V/3.3V）是否正常

问题2：设备识别但无法正常工作

lspci显示设备存在，但无法使用

排查步骤：

1. 检查BAR空间分配：

   lspci -vv -s 01:00.0

2. 查看内核消息：

   dmesg | grep -i pci

3. 验证DMA配置：

   cat /proc/iomem | grep -i pci

实用调试命令参考表：

性能优化建议：

# 启用ASPM电源管理 echo "1" > /sys/module/pcie_aspm/parameters/policy # 设置最大链路速度（Gen1/Gen2） devmem2 0xf8000000 w 0x40000001

5. 实际应用案例：NVMe SSD接入

以接入NVMe SSD为例，完整流程如下：

1. 硬件连接：

   • 确保SSD金手指清洁
   • 使用带电源的PCIe转接卡（如需）

2. 设备树添加供电控制：

   &pcie0 { vpcie3v3-supply = <&vcc_pcie>; vpcie1v8-supply = <&vdd_1v8>; vpcie0v9-supply = <&vdd_0v9>; };

3. 内核确认NVMe驱动加载：

   lsmod | grep nvme

4. 性能测试：

   fio --filename=/dev/nvme0n1 --direct=1 --rw=randread --bs=4k --ioengine=libaio --iodepth=256 --runtime=120 --numjobs=4 --time_based --group_reporting --name=iops-test

典型性能指标参考：

遇到SSD识别不稳定时，可以尝试在设备树中添加链路参数调整：

&pcie0 { rockchip,lane-count = <4>; rockchip,link-speed = <1>; // 1=Gen1, 2=Gen2 rockchip,elog-enabled; };

6. 进阶技巧与最佳实践

经过多个项目的实践验证，以下技巧能显著提高PCIe配置的成功率：

1. 电源时序控制：

   • 确保3.3V电源在PERST#释放前稳定
   • 添加电源监控电路（可选）

2. 信号完整性优化：

   &pcie_phy { rockchip,phy-drv-level = <0x22>; // 调整驱动强度 rockchip,phy-lane-mode = <1>; // 通道模式 };

3. 热插拔支持：

   &pcie0 { hotplug-gpios = <&gpio0 RK_PB5 GPIO_ACTIVE_HIGH>; pcie-perst-gpios = <&gpio0 RK_PB4 GPIO_ACTIVE_HIGH>; };

4. 调试信息收集：

   # 启用详细调试日志 echo 8 > /sys/kernel/debug/pcie/0000:00:00.0/debug_level

推荐工作流程：

1. 先验证最小配置（仅启用控制器）
2. 逐步添加电源管理和复位控制
3. 最后优化性能和稳定性参数
4. 每次修改后通过dmesg确认无错误

在最近一个工业网关项目中，我们通过调整PHY驱动强度解决了PCIe网卡在高温环境下的链路不稳定问题。具体参数组合经过多次测试才确定，这提醒我们硬件调试需要耐心和系统性。