TMS320F28335 DSP最小系统核心板设计：从原理图到PCB布局实战解析

简介：面向DSP开发者和电子工程师，这份完整资料包围绕TMS320F28335浮点DSP最小系统核心板，提供ALTIUM格式硬件原理图、PCB图（未布线）及配套测试软件源码，可辅助理解电源、复位、晶振时钟、存储器接口等最小系统设计要点，并直接用于外设驱动与算法验证。压缩包共2623个文件，包含原理图（.schdoc）、PCB（.pcbdoc）、C/汇编源码（.c/.h/.asm）、CCS工程配置（.project/.ccsproject）及编译输出文件（.obj/.out/.map），另有PDF说明文档，整体大小约34.8MB。已有1663人学习下载，适合DSP入门者、硬件工程师及高校相关专业学生参考。测试源码覆盖DSP初始化、PIE向量表、系统控制等例程，结合未布线PCB可自行练习布局布线，为完整掌握TMS320F28335核心板开发提供较好起点。 做硬件这些年，有一类设计文档是每次翻出来都有收获的，就是DSP核心板。TMS320F28335这颗C2000系列浮点DSP，在电机控制、数字电源、电力电子保护等工业场景里至今还很能打。最近整理资料，翻到一套挺完整的“F28335最小系统核心板”设计：ALTIUM工程的原理图、PCB（布局未布线状态），再加配套的测试软件源码。这套资料对刚开始接触DSP硬件设计的同学特别友好，也适合工作中需要从零搭一套控制板验证平台的工程师。借着这套资料，把DSP最小系统从电路构成、PCB布局思路到上电验证的完整链路捋一遍。

1. 项目整体思路：为什么是F28335，为什么只做到布局

1.1 这颗C2000芯片为什么至今仍是经典选择

TMS320F28335是TI C2000系列里的浮点DSP，主频150MHz，带32位浮点运算单元。很多人会问，现在ARM Cortex-M7/M4性能也不弱，为什么还要用DSP？关键在于C2000系列的外设设计思路完全围绕实时控制展开：片内集成12位ADC（16通道，80ns转换时间）、ePWM（高分辨率PWM）、eCAP、eQEP、SCI、SPI、CAN等外设，配合数学运算库，做电机矢量控制、数字电源环路、继电保护算法的时候，代码写起来非常顺手。特别是浮点单元解决了一个老痛点——以前用F2812定点DSP时，跑浮点算法要靠IQmath库转换，既费内存又费精力，F28335直接把这个问题消灭了。

从学习角度讲，F28335的架构非常典型：C28x内核+DMA+丰富外设，弄懂这颗芯片的最小系统设计和启动流程，再去看C2000其他型号（比如F28004x、F28003x）会轻松很多。这也是这套资料值得参考的原因——它抓住的是一个带有普遍意义的硬件平台基础。

1.2 “布局未布线”不是半成品，反而更容易学到东西

很多朋友看到“未布线”三个字，第一反应是资料不完整。我的看法正好相反。PCB设计里头，布线只是“把规则跑完”，真正的设计决策大部分发生在布局阶段：芯片放哪里、晶振离引脚多远、去耦电容摆在什么位置、模拟地和数字地怎么分割、接口从哪个方向引出——这些决策直接决定板子的性能和后续布线的顺利程度。布线用自动布线和手工推挤能完成，但布局要靠设计者对电路的理解和经验。

这套资料相当于把最宝贵的“排布思路”完整呈现出来了，拿到手之后自己动手布线，一方面能练习走线和规则设置，另一方面过程中会逼着自己去复盘布局的意图。所以这套资料的正确打开方式是：先看原理图理解电路构成，再看布局图思考“为什么放这里”，最后自己完成布线并对比检查。

2. 最小系统的六大关键电路构成

所谓最小系统，就是让DSP能跑起来的最少外围电路。F28335的最小系统涵盖电源、时钟、复位、JTAG调试、启动模式配置，以及必要的信号引出，任何一个环节出问题，上电后都可能出现“仿真器连不上”或“程序跑飞”的经典故障。

2.1 电源电路：1.9V内核与3.3V I/O的双轨设计

F28335需要两组电源：VDD为1.9V（内核电压），VDDIO为3.3V（I/O和Flash供电），另外还有模拟电源VDDA1/VDDA2、模拟I/O电源VDD1A18/VDD2A18（1.8V/1.9V）。上电时序有要求：I/O电源要先于或同时于内核电源上电。这个时序问题如果用两个独立LDO去拼，容易出问题，因为无法保证两组电源的上电顺序。

资料里的核心板常见的做法是采用有序列输出的电源管理芯片或双路LDO，比如TPS767D301这类，一路输出3.3V，另一路可调输出1.9V，配合时序控制保证先3.3V后1.9V。没有专用芯片的情况下，用两个LDO加RC延时或二极管隔离也能实现软启动时序。实操中我建议不管用什么方案，上电后用示波器同时抓两路电源波形，确认不存在内核电压先于I/O电压超过0.3V的情况。

另外要注意每个电源引脚旁边必须放置去耦电容，典型配置是0.1uF高频去耦加10uF或22uF储能电容。资料原理图中对这种多引脚电源芯片的去耦电容配置挺完整的，值得照着抄。F28335的引脚数量多，电源引脚分布分散，去耦电容的位置安排直接关系到上电稳定性和ADC采样精度。

2.2 时钟电路：30MHz晶振配合PLL倍频

F28335内部PLL可以对外部时钟进行倍频，核心板通常采用30MHz无源晶振，通过PLL配置倍频后得到150MHz系统时钟。晶振电路的典型配置是晶振两端各接一个18pF~22pF负载电容，并联1MΩ反馈电阻（部分晶振内部已集成）。

这里有一个布线上的关键点：晶振和负载电容要尽量靠近DSP的X1/X2引脚，走线要短，且避免在晶振下方敷铜或走其他的信号线。晶振是非常敏感的小信号电路，布局不当会出现起振困难、频率不稳定等问题。我在项目中见过不少DSP板卡，电源、JTAG都没问题，就是晶振离芯片太远导致系统时好时坏，这种问题排查起来极其消耗耐心。另外也可以选择有源晶振，直接给XCLKIN引脚输入3.3V方波，抗干扰能力更强，但成本稍高。

2.3 JTAG调试接口与启动模式配置

JTAG接口是DSP调试的生命线。F28335核心板通常引出14针或20针JTAG接口，包含TCK、TMS、TDI、TDO、TRST以及EMU0/EMU1等信号。布线时需要注意TCK和TMS走线尽量短，且TCK走线不要与其他高速信号平行走长距离，避免耦合干扰导致仿真器连接不稳定。

启动模式配置是新手容易忽略的部分。F28335上电后从哪个存储器启动，取决于GPIO84/GPIO85/GPIO86三个引脚的电平状态。最常见的配置是上拉到高电平，从片内Flash启动，这样程序固化之后断电再上电能自动运行。调试阶段也可以配置从RAM启动或从SCI引导。资料中在拔码开关或跳线旁边标注了启动模式选择表格，这个细节在自制板卡里一定要保留——调试阶段经常需要在Flash启动和RAM启动之间切换，如果没有预留跳线，每次改启动方式都得动烙铁。

2.4 外设信号引出：给功能验证留足接口

最小系统板除了核心电路，还要把DSP的功能引脚引出来，方便验证外设功能。资料里的做法是把SCI串口、SPI、ePWM、ADC输入、GPIO等分别引到排针或排母上，部分信号加了简单的RC滤波或ESD保护。这个设计思路很实用：核心板+底板的架构下，核心板只保证DSP能跑，具体功能通过底板扩展实现，既降低了单板设计复杂度，又提高了复用性。

引出信号时要注意区分模拟信号和数字信号。ADC输入引脚属于模拟敏感信号，引线应远离PWM输出、JTAG等高频数字信号。资料的布局里把模拟接口放在板子一侧，数字接口和电源接口放在另一侧，两侧之间用地隔离，这种做法在混合信号板上是标准操作。

3. Altium Designer布局实操要点

拿到Altium工程文件之后，重点应该放在布局分析上。我对照资料里的PCB图，拆几个关键点出来，这些也是自己画DSP板子时可以直接用的经验。

3.1 叠层规划：核心板至少做到四层

F28335核心板建议至少四层板：顶层信号、地层、电源层、底层信号。四层板相比两层板的最大优势是有一个完整的参考平面，信号回流路径连续，电源阻抗更低，对150MHz主频的DSP来说是必需的基础保障。如果成本允许，六层板更好，可以增加一个完整的模拟地层，ADC采样精度会更高。

资料中的板子采用四层设计，核心芯片放在顶层，底层主要用于排针焊接和少量走线。这里提醒一点，叠层设计一定要在布局之前就想好，否则后期布线时会发现很多信号没办法在两层信号层里走出来，被迫增加过孔和绕线，反而拖慢进度。

3.2 晶振、电源去耦电容与关键信号的摆放

布局的中心思想是“按功能分区，按信号流向排布”。F28335核心板的分区大致是：核心MCU居中偏上，电源电路在板边，JTAG接口在板边方便插仿真器，晶振紧贴X1/X2引脚，去耦电容围绕芯片电源引脚分布，IO引出排针围绕芯片四周扩展。

去耦电容的摆放有讲究：每个去耦电容尽可能靠近对应的电源引脚，连接方式先过电容再到芯片引脚，不能先连接到芯片再串出到电容。高频去耦电容（0.1uF）和储能电容（10uF）合理搭配，大电容可以稍微远一点，但小电容一定要紧贴引脚。

时钟电路周围不要走其他信号线，特别不能走PWM输出这类高频信号。整个晶振区域下方最好不加铺铜，减少寄生电容对振荡频率的影响。JTAG接口放置原则是方便插拔，但走线要尽量远离电源开关节点和PWM输出区域。

3.3 模拟地与数字地的分割处理

F28335包含ADC模拟电路，处理模拟地和数字地关系是核心板设计的重点。做法是对模拟地（AGND）和数字地（DGND）进行分区处理，AD转换的参考电压和模拟输入引脚周围保留专属的AGND区域，在芯片下方某一点通过磁珠或0Ω电阻单点连接AGND与DGND。

这个设计思路的原理在于：数字电路开关动作会产生较大的高频噪声电流，如果模拟地和数字地大面积互联，噪声电流会直接注入模拟地，抬高ADC采样噪声。单点连接保证数字信号的回流电流不会流经模拟区域。资料中在ADC引脚附近预留了磁珠/0Ω电阻的位置，这是值得保留的设计。

3.4 布局检查清单：布线前必须过的自查项

布局完成后不要急着布线，先过一遍自检。我梳理一份常用检查清单，这份清单也适用于其他MCU核心板设计：

• 检查去耦电容是否每个电源引脚都有，位置是否足够靠近。
• 检查晶振周围有没有违规走线，晶振到X1/X2距离是否最短。
• 检查模拟区域和数字区域是否清晰分离，单点连接处是否有标识。
• 检查启动模式配置引脚是否有上拉/下拉电阻或跳线，是否方便调试期切换。
• 检查JTAG接口的信号定义和方向，EMU0/EMU1的上拉电阻是否加上（这两根线如果不加上拉，仿真器经常会报错）。
• 检查板上的测试点是否足够，电源3.3V、1.9V、GND、复位信号至少要有测试点，方便调试抓波形。
• 在原理图中跑一遍ERC（电气规则检查），确认没有悬空输入引脚、电源短路等问题。

我在实际项目里发现，很多仿真器连接问题不是走线问题，而是EMU0/EMU1忘了加上拉电阻或者上拉电阻值太大。这个细节在原理图阶段就要核清楚。

4. 测试软件源码的验证思路与调试方法

资料里另一个有价值的部分是配套的测试源码。DSP板卡焊接完成后，上电不等于验证通过——需要一套系统的测试程序把各模块的“健康状况”逐项确认。测试源码一般包含LED闪烁、定时器中断、串口通信、ADC采集这几个基础工程。这里说说我的验证习惯。

4.1 上电后的第一步：供电电压与LED点亮验证

板子上电后，先用万用表量3.3V和1.9V两路电源是否正常，然后再看LED。资料里的测试程序通常会初始化和翻转GPIO来控制LED闪烁。LED能闪，说明电源、时钟（CPU能跑起来）、GPIO配置三条链路都是通的，这是最小系统的“心跳信号”。

这里有一个调试细节：确认电源电压正常之后，如果LED不闪，优先用示波器量一下X1/X2引脚有没有时钟波形，再看复位引脚有没有维持在正确电平，最后用CCS（Code Composer Studio）连一下仿真器看能不能读取到CPU寄存器状态。

4.2 CPU Timer定时器中断测试

定时器是DSP开发中最常用的外设之一，F28335有三个CPU定时器（Timer0/1/2）。测试源码一般用Timer0产生周期性中断，在中断服务函数里翻转一个IO口或累加计数，配合示波器可以测出定时精度。这个测试同时验证了中断向量表、中断使能流程和CPU定时器外设配置，是C2000工程的必备“冒烟测试”。

实际调这个程序时容易踩的坑是中断使能顺序：正确做法是先把定时器配置好、开中断使能，再启动定时器；顺序反了会导致启动瞬间产生一个意外的中断请求，如果中断服务函数还没准备好，程序可能直接跑飞。这类问题在CCS调试时表现很诡异，往往重启后才偶发出现，所以建议严格按照TI例程里的初始化顺序来。

4.3 SCI串口回环测试

串口是DSP和上位机通信最常用的方式。测试程序一般通过SCIA发送一组字符串，接收端可以是PC串口助手，也可以把发送和接收引脚短接做自发自收。这个测试验证了SCI外设的波特率配置、FIFO中断和引脚复用设置。F28335支持标准的UART通信，但它的SCI模块接收和发送各有16级FIFO，配置时要注意中断触发电平的设置，避免频繁进出中断导致CPU效率下降。

串口通信测试还有一个实用技巧：通过串口输出芯片的软件版本号或编译时间，这样在后续的开发中可以通过串口日志快速判断当前板卡运行的固件是不是最新版本，对现场排障帮助很大。

4.4 ADC采样验证

ADC验证有三种方式：第一种是给ADC输入引脚加一个已知电压（比如用可调电源给1.5V），通过上位机或调试器读取转换结果，判断是否接近理论值；第二种是采集一个已知的三角波或正弦波信号，通过串口把采样值传给上位机绘图，验证的是ADC的动态性能；第三种在开发阶段很实用，就是将ADC采集结果映射到PWM输出占空比，控制LED亮度，这样不用接上位机也能直观判断ADC通道是否工作。

ADC验证时容易忽视的是参考电压。F28335的ADC参考电压可以选内部参考或外部参考，如果板上接了外部基准源，要确认基准芯片输出电压正确且滤波电容容量足够。另外ADC输入引脚前端的RC滤波电路参数会影响采样结果的建立时间，大电阻会导致采样值偏低，这个在电路设计时就要算好。

5. 常见问题与排查技巧实录

DSP核心板调试过程中有一些高频故障，我把这几年遇到的典型问题和排查思路整理成一个速查表，方便对照排障。

5.1 JTAG连接问题的两个深层原因

JTAG连接不上是DSP调试里最折腾的一类问题，表面上都显示为目标未连接，但实际原因可能完全不同。除了线序错误和EMU上拉缺失之外，还有两个不容易想到的点：一是TCK走线过长且参考平面被分割，导致高速时钟信号质量差，仿真器无法建立可靠的通信时序；二是DSP的TRST引脚没有接下拉电阻，导致上电时JTAG可能进入异常状态。F28335的TRST引脚对大多数仿真器来讲是低电平有效复位，若悬空会被干扰，建议接一个4.7kΩ~10kΩ的下拉电阻到地，同时串联一个100Ω电阻给仿真器驱动信号留通道。

5.2 上电时序故障的隐蔽表现

电源时序问题不会在每个板子上都表现出同样症状，有的板子10次上电有1次仿真器连不上，有的板子在低温环境稳定、常温反而不稳定。这类时有时无的故障最消耗时间。建议在电源设计阶段就选用带时序控制的电源芯片，不要依赖两个LDO在板上那种“碰运气”式的软启动。如果只能用独立LDO，至少要在内核电源上加一个负载电容（100uF以上），把内核电压上升时间拉长，给I/O电源先建立留出窗口。

5.3 启动模式配置错误引发的“程序消失”

还有一种非常常见的情况：程序固化到Flash之后，断电再上电却没跑起来，程序“消失”了。排查思路优先看启动模式引脚电平是否和固化时的期望一致。很多核心板把启动模式配置引脚做成了跳线，出厂默认配置可能是从RAM启动或从SCI引导。如果你用仿真器下载程序到Flash后直接断电，拔掉仿真器独立上电，DSP会按照当前跳线状态寻找启动源，配置不对自然不跑。把跳线切到Flash启动模式就解决了。

写在最后的一点体会

翻完这套F28335核心板资料，我还是那个感觉：好的硬件设计项目，价值不在画完线那一刻，而在每一个决策点留下的痕迹。布局体现了对电源、时钟、模拟信号的整体理解，测试代码体现的是对芯片启动和调试流程的把握。自己动手走一遍从原理图、布局、布线焊接、上电调试的完整链路，对DSP的理解会比只看芯片手册深刻得多。

最后分享一个我常用的扩展方向：这套核心板做稳之后，可以着手设计一个底板，把SCI转RS485、CAN收发器、外部RAM（通过XINTF接口）、继电器驱动电路都放上去。这样一个“核心板+底板”的组合，基本就是一套完整的工业控制板原型了。资料里的ADC采样例程和SCI通信例程可以直接迁移到新底板上跑，调试效率会高很多。从最小系统出发，一步一步扩出完整应用，这才是做硬件最有意思的地方。

本文还有配套的精品资源，点击获取