从TCB到混合键合，先进封装键合技术全解析

做封装这些年，我越来越觉得“先进封装”这个概念被讲得太玄了。什么2.5D、3D、Chiplet、异构集成，听着高大上，但落到物理本质上，拆到最底层就两个字：互连。一颗芯片里几十亿个晶体管做得再好，如果信号出不来、电送不进去，全白搭。

而互连方式的第一课，也是最根本的一步，就是键合（Bonding）。说它是先进封装的“起手式”一点不过分，2.5D/3D封装里所有的堆叠和集成，前面那一层关键动作都是在做键合。这篇文章我就把自己在实际项目里摸过的键合路径、踩过的坑、选型逻辑完整摊开讲一讲。

1. 键合为什么能决定整个先进封装的成败

1.1 互连的核心矛盾：线宽越细，越不能靠“拉线”

传统封装里，芯片和基板之间靠引线键合（Wire Bonding），也就是大家常说的金线、铜线，一根一根把信号“拉”出来。这在引脚少、速率低的时代完全够用。但当芯片规模上来、I/O数量从几百涨到几千上万，引线键合就绷不住了：线太密会短路，线太长有寄生电感，射频和高速数字信号根本受不了。

于是行业切换到倒装芯片（Flip Chip）和各类先进封装结构。但不论怎么翻、怎么堆，本质都是要把芯片上的微凸点与基板、转接板或另一颗芯片上的对应焊盘一一对齐、压合、成结。这个成结动作就是键合。它决定的不只是机械连接强度，还包括接触电阻、热传导路径、信号完整性和长期可靠性。一颗芯片在封装环节的最终良率，很大程度上就是键合工艺良率。

1.2 键合做的其实是“连接原子”的活

我在产线上跟工程师解释键合时，常说一句话：宏观上叫焊接或贴合，微观上就是让两种金属的原子在温度和压力作用下，跨越界面从“互不相识”到“互相渗透”。

所以键合质量的好坏，核心看三样东西：

• 待接合表面的状态：有没有氧化层、有机沾污、颗粒。这决定原子能否真正接触。
• 能量输入方式：是给热、给压、还是给超声，或者是三者的组合。这决定原子跨过界面的驱动力。
• 生成的界面金属结构：是纯金属间化合物（IMC），还是固溶体，还是直接金属键。这决定焊点的长期可靠性。

理解了这三点，再看市面上各种键合技术，就很容易归类了。

2. TC键合的三种花样：C2B、T2B、C2C到底选谁

2.1 封装结构一变，键合对象就得跟着变

键合不是孤立动作，它取决于你要把谁和谁连在一起。在先进封装里，最常见的是三大类：

C2B是最成熟的，工艺窗口也最宽。T2B是近几年随着Chiplet流行起来的，本质是把多颗Die先组合成一个大模块，再整体键合到基板，这时候各Die之间的高度差很重要，差一点就会产生空焊或虚焊。C2C则是通往3D集成的必经之路，HBM的每一层DRAM之间就是靠C2C键合堆上去的，间距比其他两种都小得多。

2.2 为什么要先看合金体系再选工艺参数

很多人以为键合就是把温度设高一点、压久一点就行，完全不是这么回事。不同金属体系有完全不同的扩散特性。

比如最经典的Au-Sn共晶体系，在280℃左右会形成AuSn、AuSn₂、AuSn₄等金属间化合物。这个体系熔点适中、抗蠕变性能好，早期光电芯片封装和部分MEMS封装喜欢用。但金的价格摆在那里，大批量消费电子根本扛不住成本。

Cu-Sn体系是现代倒装芯片的绝对主流。Cu柱凸点在顶部镀一层SnAg焊料，加热到230-260℃时焊料熔化、与Cu反应生成Cu₆Sn₅和Cu₃Sn两种IMC。Cu₆Sn₅先形成，长得像扇贝一坨一坨的；随着时间推移，Cu₃Sn在靠近Cu的一侧增厚。这两种IMC的机械强度都不差，但很脆，而且电导率比纯金属低。所以焊点设计有个原则：IMC要有，但不能全部长穿，否则焊点就变成了一块脆骨头。

**In（铟）**这类低温体系我用得少但见过，In在156℃就熔化，非常适合温度敏感器件，比如某些光电芯片、含光刻胶的MEMS结构。但In的缺点也明显：电迁移抗性差、容易和Au反应形成低熔点相，可靠性体系跟传统锡焊料完全不同。

选体系就是在电气性能、工艺温度、成本和结构可靠性之间做权衡。实际项目里没有“最好的体系”，只有“这个应用背景下最合适的体系”。

3. 从凸点制备到回流：键合前面的“隐形战场”

3.1 电镀Cu柱凸点是先进封装的第一个精度关口

很多人关注键合动作本身，但其实键合质量在上游的凸点制备阶段就已经注定了。Cu柱凸点做得歪歪扭扭，后面键合时压力一压就是偏移。

现在主流的先进封装凸点是Cu Pillar Bump（铜柱凸点），制程大致是：光刻开窗 → 电镀Cu → 电镀SnAg帽层 → 去胶 → 蚀刻UBM → 回流成型。几个关键尺寸这么多年下来我脑子里的数一直清晰：

• Cu柱高度：一般15-25μm，太低补偿不了基板翘曲，太高容易倒
• SnAg帽层：5-15μm，这是和对方焊盘形成IMC的来源
• UBM（凸点下金属层）：Ti/Cu或者TiW/Cu，厚度控制在几百纳米，目的是保证焊料不会直接吞掉Al焊盘

凸点高度的一致性是重点中的重点。电镀时电流密度不均匀，晶圆中心和外圈的Cu柱高度就会有差异。如果有批量键合不良，先别急着调键合参数，回电镀工序看看凸点一致性和共面度，往往能省下大量调机时间。

3.2 回流焊阶段的“预成结”决定了键合时的应力状态

在Flip Chip工艺里，晶圆做完凸点后会先过一次回流，让SnAg帽层熔化成圆润的球冠。这一步其实是在做“预成结”——让焊料提前变成最适合键合的形貌。

回流阶段的核心参数是峰值温度和保温时间。SnAg焊料的熔点大约217-221℃，常用回流峰值在245-260℃，液相以上停留时间通常控制在45-75秒。温度太低IMC形成不足，温度太高则IMC过厚、Cu柱变形。

回流后的冷却速率也别忽视。冷却太快会在焊点内部留热应力，产生微裂纹；冷却太慢IMC层会长得过厚。我见过一个工程师为了赶产能把冷却速率调快了一倍，结果可靠性测试掉了3倍寿命，最后只能全部返工。回流曲线不是配方表，它是可靠性链条上的第一环。

4. 热压键合TCB的实战参数与产线踩坑记录

4.1 TCB为什么能解决更细间距的连接

主流倒装芯片工艺分两种：一是标准的Mass Reflow（集体回流），也就是整颗基板放进回流炉过一次；二是TCB（Thermal Compression Bonding，热压键合），用一颗贴片头带着吸嘴吸起芯片，对准之后局部加热加压，完成单个芯片的键合。

TCB出现的根本原因，是当凸点节距走到40μm以下，集体回流时所有凸点同时加热，芯片各处的热膨胀和翘曲会让边缘的凸点接触不上。TCB的好处在于：

• 局部加热，区域局部变形小，对细间距和薄芯片更友好
• 先对准再加热，对位精度更好
• 压力可控，可以让所有凸点同时压到位

代价也很直接：单颗芯片逐一键合，产能比集体回流低很多。所以产线上一股脑换TCB并不理智，节距还宽的时候用传统回流就挺好，成本低产能高。

4.2 TCB工艺参数窗口的确定逻辑

TCB的核心参数就三个：温度、压力、键合时间。但三个参数组合在一起，可调的空间其实并不大。

以典型Cu柱/SnAg凸点键合到基板焊盘为例，我常用的初始窗口如下：

这四个参数之间会互相影响。压力大了，焊料会被挤出来，如果相邻凸点间距只有20μm，挤出来的焊料就可能碰到了旁边的凸点造成桥连。温度高了可以缩短时间，但如果基板是FCBGA这种多层结构，局部温度太高可能引发基板内部层间分层。

所以实际调机时我一般用“田字形试验”——固定一个维度，扫另外两个维度，找到良率平台区，再在平台区内选一个对波动最不敏感的点，而不是选良率最高的那个单点。原因很简单：产线上的温度和压力永远在波动，选在最陡峭的边缘，稍有波动就掉良率。

4.3 产线上最常撞见的三个“坑”

坑一：热电偶测的温不是焊点温度

TCB设备通常在吸嘴或工作台下方埋热电偶。但吸嘴表面温度、芯片温度和焊点温度三者根本不一样。很多时候设备读数是280℃，实际焊点层面只有240℃。我第一次做TCB时按设备读数调温，出来的焊点全是虚焊。后来我在验证阶段专门做了一次热电偶补偿，差异高达30℃以上。

解决方法：定期用专用测温芯片或者事先在芯片与基板之间埋超细热电偶做一次校正，建立“设定值→实际焊点温度”的换算模型。每个月做一次，比什么都管用。

坑二：助焊剂残留带来的隐性失效

TCB通常会在吸嘴键合之前，先让芯片凸点浸润一下助焊剂（Flux），帮助去除氧化层。但TCB的加热时间很短，助焊剂往往还没来得及完全挥发，就被压在了焊点旁边。这些残留物在后续可靠性测试中会吸潮、离子迁移，严重时直接短路。

解决方法：选配合适的助焊剂很重要——不是我清不掉，而是它氧化物去除能力和挥发特性得平衡好。键合后如果芯片有间隙可以清洗，就一定要在线清洗；不能清洗的应用，就得靠键合参数把助焊剂尽可能压到焊料边缘再挥发掉。

坑三：芯片翘曲的方向比大小还关键

薄芯片从晶圆上切下来之后，受背面金属层应力影响常常会有轻微翘曲。TCB设备一般会有共面性补偿机制，但如果芯片是向下凹的（中间低两边高），压力一大边缘凸点先接触基板，中间没压下，热压结束之后中间就是一圈空焊。反过来向上凸的芯片反而更好处理，因为压力会先作用中心，再逐步压平边缘。

解决方法：换用不同厚度的芯片或者调整减薄工艺，改善翘曲方向和幅值；有条件的可用带共面传感器的TCB设备，实时监测每个区域的接触高度差。

5. 混合键合：被各种发布会吹爆，但门槛真不低

5.1 混合键合到底在“混合”什么

Hybrid Bonding，也叫直接键合互连，是目前先进封装里通向更高密度互连的核心方向。它跟前面说的焊料键合完全不同，连凸点都省了——芯片表面的Cu焊盘和介质层（通常SiO₂），直接和另一片芯片上的对应结构进行金属-介质同时键合。

我理解可以把它等价为一个“微观层面的无缝对接”：介质层负责把上下芯片粘在一起，Cu焊盘负责通电信号。不用焊料、不用凸点，理论上节距可以做到10μm以下，甚至实现真正意义上的面阵列全连接。

那它跟之前的TCB最核心的区别是什么？之前的键合是“焊接逻辑”，两种不同金属靠熔化和IMC来实现连接；混合键合是“扩散逻辑”，同种金属的Cu原子在压力和温度作用下，跨越界面互相扩散，长成同一个晶粒。

5.2 混合键合对工艺细节的苛刻程度

混合键合看着美好，但工艺窗口窄得多。首先，表面平整度是生死线。要求键合界面两侧的介质层表面高低起伏不超过几纳米，这得靠CMP把表面磨到原子级的平整。其次是清洗活化，表面必须有亲水性的OH基团，才能在大气环境下预键合时形成氢键。再次是退火，通常在150-300℃之间做几十分钟到几小时，让Cu原子有充足时间扩散、完成金属键合。

我在实验室阶段做过一次混合键合实验，最大的感受是：前面做键合只花了几分钟，最后良率问题大多出在CMP后的界面状态一致性上。如果铜焊盘在CMP后有一点凹陷或凸出，键合界面就会在退火时留下微小空洞，电迁移失效风险飙升。

5.3 PCB封装端的混合键合：不一定是终局

值得留意的是，混合键合在晶圆级3D堆叠上已经比较成熟，比如逻辑芯片和存储芯片之间的堆叠。但在传统的有机基板封装上全面铺开，还有现实距离。

一方面，有机基板表面的平整度做不到晶圆级CMP那种程度；另一方面，大尺寸情况下的热膨胀差和翘曲让混合键合的对准和键合良率很难控制。所以未来一段时间里，先进封装更务实的路径可能是混合键合做高密度Die-to-Die互连，传统TCB/回流焊做Die-to-Board连接，各有分工。

6. 键合未来绕不开的延伸方向：玻璃基板与光互连

6.1 玻璃基板入场，会让键合界面变吗

最近玻璃基板在先进封装圈子里热度一直很高。它走红的逻辑在于：有机基板在高层数、细线宽、低翘曲上越来越吃力，而玻璃基板有出色的平整度、尺寸稳定性和可调热膨胀系数，能支撑更高的布线密度和更大的面板级制程。

这跟键合有什么关系？关系极大。如果基板材料换成玻璃，原来的有机基板表面是软的、能“吃”掉一部分热压压力；玻璃则是刚性的，压力分布几乎完全由凸点高度一致性和芯片翘曲决定。原本在有机基板上能接受的凸点高度差异，放到玻璃基板上可能就会变成大量连接不良。

另一个是**TGV（玻璃通孔）**技术，它和键合是上下游关系。TGV负责把热量和信号从玻璃基板的正面穿到背面，芯片在正面做TCB或混合键合。我之前看过一个评估，TGV的孔壁粗糙度会直接影响金属填充后的导电可靠性，进而牵扯到上方芯片键合时的电流承载能力。所以做玻璃基板封装的人，现在就把键合良率作为评估TGV质量的重要指标之一。

6.2 光互连不是来替代键合的，而是来跟它协同的

再往后看，热词里还有“光互连”。很多人一听光互连就觉得以后电信号不用走了，键合也就没必要了。这个理解有偏差。光互连解决的是长距离（相对片内而言）高速信号传输中的损耗和功耗问题，但光的产生、调制、探测，最终还是要和电芯片的晶体管交互。光芯片和电芯片之间、光引擎和交换机ASIC之间的垂直堆叠或并排互连，依然需要非常精密的键合。

举个例子，一个光电共封装（CPO）模块里，通常是把ASIC和多个光引擎放在同一个基板上，光引擎上的VCSEL或硅光芯片需要跟驱动芯片通过微凸点或混合键合连接，光模块再通过光纤引出。这个结构里，光互连负责外部通信，而键合负责内部电源和控制的物理保障。两者是各司其职、协同工作，不是替代关系。

所以做键合工艺的人，反而需要懂一点光互连的基础——至少得知道你用来键合的光芯片哪些区域是光学窗口，不能压到、不能污染；哪些区域可以做凸点，哪些区域要留给波导。

7. 键合之后的事：别只看推拉力，要看失效模式

7.1 键合质量评估的几个维度与对应方法

键合完了不是拿探针戳一戳能通电就算过。评估键合质量，我习惯从四个维度来看：

• 导电性：单点接触电阻、整排凸点链的电阻分布。电阻异常偏高，通常指向虚焊或IMC过厚。
• 机械强度：推拉力测试（Die Shear / Ball Shear）。但只看数值不够，要看断裂位置和断裂模式。
• 界面结构：把样品切开研磨抛光，做SEM（扫描电镜）观察界面形貌，看IMC是否均匀、有没有空洞和裂纹。
• 可靠性寿命：TCT（温度循环）、高温高湿、电迁移测试。这是最花时间但最可靠的判断标准。

墙面教条一点说：**键合后测电导是“现在能不能工作”，可靠性测试才是“未来还能不能工作”。**纯做推拉力测试有个误区——有时候推拉力数值并不低，但断面看是脆性断裂，那这种键合一样不行，因为脆性断裂意味着应力余量很小，稍微振动或温变就裂了。所以我坐实验室看一个焊点好不好，一定会让实验室同事把剪切后的断裂面照片发我看一眼。

7.2 我做键合评估时的一个小习惯

我的习惯是每批产品至少留一块样品，做一次破坏性界面观察。不是在出货之前做，而是在第一批试产时就做。因为刚开始的工艺窗口往往不是最优的，跑一段时间后数据才会回流。等下一批再按回归数据分析出一个优化窗口。这个习惯帮我避免过不少批量失效的风险，比如有一次测试发现IMC偏厚但电性能还正常，如果不是及时看到了SEM照片，后面可靠性测试大概率会起批量失效。

8. 一点个人经验小结

站在一个干了十几年封装的老工程师角度，键合这个事最反直觉的一点是：所有大问题都出在小细节上。凸点高度差几微米、热电偶差30℃、助焊剂残留一丁点，看起来都不是大事，但最后都会变成失效模式里最难看的那一档。

如果你想从零做一块先进封装测试板，我的建议是步子不要迈太大。先用Cu柱凸点加TCB方式，把一块小尺寸芯片键合到有机基板上，跑通工艺窗口，做一次完整的失效分析。老话说得对：你只有亲手把一个焊点弄虚了，再把它切开来看看界面长什么样，才真正开始懂键合。

键合这门手艺，本质上就是跟材料的微观世界打交道。你给它在合适的温度下足够的时间让原子喜欢上彼此，它就会在之后的十年里好好地回报你。