从零设计模8计数器：74LS161与立创EDA仿真验证全流程

简介：一份EDA课程计数器电路设计实验报告，面向数字电路与EDA技术学习者，尤其适合高校电子信息、物联网等专业的课程实验参考。报告完整记录基于Altera公司EP1K100QC208 FPGA芯片与EDAPRO/240H开发板，使用VHDL语言和MAXPLUSII软件实现计数器电路的过程，首先回顾了同步、异步计数器的分类与基本原理，并对比了两类电路的工作特点；随后利用74161和74390芯片分别构建8位二进制同步计数器与8位二-十进制异步计数器，并通过VHDL语言编写代码实现7进制编码计数器。内容涵盖实验目的、设计框图、具体连线、原理图、模块仿真与波形分析，清晰展示了从芯片选型、代码编写到仿真测试、数码管显示接口设计的完整流程。压缩包为1个doc文件，大小426KB，即完整实验报告文档。目前已有143人学习浏览，对正在进行EDA实验或需要计数器设计范例的读者有实用价值。 批过几百份EDA实验报告之后，我越来越确定一件事：计数器电路设计这种入门级时序电路，真正拉开分数差距的，不是谁把线接到了，而是谁把设计思路讲清楚了。很多人做这个实验，画个74LS161就交差，但问起为什么选这个芯片、清零为什么会有毛刺、仿真波形怎么验证，就答不上来了。这篇文章就从一份典型的“实验3计数器电路设计”报告出发，把从选型、画原理图、仿真到报告写作的完整流程过一遍，给正在做EDA实验的同学一个可直接复现的模板，也适合刚接触立创EDA、想走一遍数字电路设计流程的入门者。

1. 计数器电路设计实验，先搞懂几个核心概念再动手

1.1 计数器到底在“计”什么

计数器是最典型的时序逻辑电路之一，它的核心不是“数数”，而是“在时钟驱动下按预定状态循环”。和组合逻辑不同，计数器必须有CLK时钟信号参与，每个时钟上升沿到来时，内部状态更新一次。你可以把它想象成操场上按口令报数：教官喊一次口号，队伍就报一个数，报到规定数字后从头再来。时钟就是那个口号，输出端就是报出来的数字。

这次实验核心的74LS161，是一颗4位二进制同步加法计数器芯片。它的输出端Q3~Q0可以从0000一路计到1111，也就是十进制0到15。如果让它只循环0到7，就叫做模8计数器；循环0到9就是模10计数器。实验报告里，很多同学会笼统写一句“设计了一个计数器”，却不写清楚是模几、用什么方式实现，这一下就把档次拉开了。

74LS161的引脚功能必须理解清楚，因为后面所有接线和排错都绕不开它。CLK是时钟输入，上升沿有效；CLR是异步清零端，低电平有效；LD是同步置数端，也是低电平有效；ENP和ENT是两个计数使能端，都置高才会计数；D0~D3是并行数据输入；Q0~Q3是计数输出；RCO是进位输出，计到1111时输出一个高脉冲。这些引脚里面，CLR和LD的区别是重点：CLR一旦拉低，输出立刻变零，不需要等时钟；LD拉低之后，必须等下一个时钟上升沿，才会把D端的数据装进去。这个区别直接决定了模N计数器用哪种方案实现更可靠。

1.2 为什么这次实验首选74LS161

课程实验用的芯片，通常会在74LS161、74LS90、CD4017甚至触发器搭建之间做选择。我推荐74LS161，不是因为它最新，而是它的功能组合最“教学友好”：异步清零、同步置数、双使能端、进位输出全都有，一个芯片就能把时序电路的核心概念都覆盖到。

74LS90是固定的十进制计数器，内部结构相当于一个二分频和一个五分频串联，做模10很方便，但想改成模7、模13这类任意模数就比较绕。CD4017是CMOS十进制计数/分配器，输出是10路循环高电平，适合流水灯场景，用来做二进制计数反而不直观。自己用JK触发器搭计数器，理论上很锻炼能力，但放在“EDA实验报告”题目的语境下，就偏离了“用EDA工具完成电路设计”这个目标，而且手工连线多、故障率高。

如果你手里只有74LS161，也完全可以替代74HC161、74LS160这类引脚兼容芯片。74LS160是十进制同步计数器，引脚定义和74LS161几乎一致，实验里改一下反馈逻辑就能跑。选型时我会把芯片列表和引脚定义整理成一张表放进报告附录，既方便自己接线，也让老师觉得你做过对比、不是随手抓一颗芯片。

2. 实验方案对比与EDA工具选型，少走弯路

2.1 三条实现路线，怎么选不踩坑

计数器电路设计这个实验，至少有三种做法：一是传统面包板加直插芯片，信号发生器给时钟，示波器看波形；二是EDA原理图加仿真，在软件里完成设计验证；三是写Verilog/VHDL在FPGA开发板上跑。不同学校要求不同，但从“EDA实验报告”这个题目看，我默认路线二：用EDA工具画原理图并完成仿真验证，条件允许再画一版PCB。

面包板方案的优势是真实，能摸到芯片发热、按键抖动、接触不良这些问题；缺点是排查问题太耗时间，实验课两小时经常有一大半花在“为什么灯不亮”上。FPGA方案偏向数字系统设计，本质已经变成了写代码而不是画电路，和传统“计数器电路设计实验”的意图不完全一致。折中方案是：原理图用立创EDA画，仿真用Multisim或Proteus跑，最后再回到实物验证。逻辑设计在软件里改起来非常快，报告里也容易留证据。

2.2 立创EDA在课程实验里到底能帮多大忙

立创EDA（嘉立创EDA）国内直接用，中文界面，自带庞大的元件库和封装库，对在校学生几乎没有上手门槛。它可以把原理图、PCB、BOM物料清单放在同一个工程里，画完原理图后一键生成PCB，这在交实验报告时是非常好的加分项，因为很多同学只交一张原理图截图，而你连3D预览图都有了。

有人觉得课程实验用不到PCB，画到原理图就停了。我的建议是不要省这一步。计数器电路的PCB并不复杂，双面板、DIP16芯片、几个电阻电容、LED和按键，布局半小时就能完成。报告中放一张带3D模型的PCB图，实验的完整度立刻不一样。后续如果老师要求打样，立创EDA的Gerber导出和下单流程也顺。至于更进阶的差分对、等长布线、STP机械模型转封装这些操作，这门基础课暂时用不到，但立创EDA都支持，等你做高速板时再学也不迟。

3. 立创EDA实操：从零搭建模8计数器原理图

3.1 新建工程、放置芯片和封装

打开立创EDA，新建一个工程，命名为Exp3_Counter，工程命名规范一些，后面写报告和交文件都会省事。进入原理图编辑器后，先把图纸网格和光标捕捉设置好，默认的10mil网格足够，连线时尽量横平竖直，不要拉斜线，不然检查网络连接时会很痛苦。

放置元器件时，在元件库搜索74LS161，通常能搜到SN74LS161或CD74HC161这类兼容型号。如果库里没有怎么办？这时就需要自己画原理图库。立创EDA的元件库编辑器里，按照数据手册把16个引脚摆放好，符号不需要多美观，但引脚编号和名称必须和封装一一对应。封装方面，74LS161常见的是DIP16双列直插封装，库里一般都有；如果拿到的是厂家提供的3D模型STP文件，也可以直接在封装编辑器里导入，生成带真实外形的封装，不过课程实验用标准DIP16就足够了。

放置完芯片，再放74LS00（四二输入与非门）、LED、电阻、按键、电源和地。立创EDA里电源VCC和GND有专门的符号，不要自己画导线连到正负极，否则网络标签会乱。我习惯把所有元件先放在原理图空白区域，排列整齐后再开始连线，这样比边拖边连清晰得多。

3.2 完整接线方案：从反馈清零到同步置数

模8计数器的核心是让状态在0111之后回到0000。常见做法有两种，报告里一定要把选择和理由写清楚。

第一种是异步清零法。把Q3输出引到CLR_N端，当计数到二进制1000时，Q3变为高电平，CLR_N被拉低，芯片立即清零。优点是电路简单，缺点也很明显：1000状态只会出现极短的瞬间，输出波形上会产生毛刺，如果芯片阈值稍有偏差，清零可能变得不可靠。这种方法在演示实验里常见，但我不推荐在报告里作为主方案。

第二种是同步置数法，推荐。逻辑是：当输出到0111时，把LD_N拉低，同时将D0~D3全部接地（预置数0000），下一个时钟上升沿到来时，芯片把0000装入，状态从0111跳回0000。因为置数动作由时钟沿同步触发，所以不会产生毛刺。反馈检测信号可以从Q2、Q1、Q0取，三者都为高电平时表示状态7。74LS00是二输入与非门，需要两级组合：先用一个与非门把Q2和Q1相与，再把输出与Q0送入另一个与非门，得到逻辑表达式LD_N=~(Q2·Q1·Q0)。这里有个容易错的地方：74LS161的置数端是低电平有效，所以反馈在0111状态时必须输出低电平，接的时候要想清楚逻辑电平。

同步置数法的完整接线如下：16脚VCC接5V，8脚GND接地；CLK接时钟源，实验台上用函数信号发生器输出方波，频率先设1Hz，LED指示灯会显示明显的闪烁；ENP和ENT都接VCC，否则不计数；D0到D3全部接地；LD_N接两级与非门的输出；CLR_N先接上电复位电路，正常运行状态下保持高电平。Q0到Q3接显示电路。

3.3 显示与复位电路的参数计算

输出显示有两种选择：四个LED分别接Q0~Q3，表示4位二进制数；或者接BCD译码器74LS47驱动共阳数码管，直接显示0到7。课程实验时间有限，我建议用LED方案，省去了译码器的连线，而且四个LED亮灭组合很直观，报告截图也好看。

限流电阻不能省。计算方法是：LED工作电流取5~10mA，红色LED正向压降按2V估算，电源5V，那么电阻为(5V-2V)/10mA=300Ω，取标准值330Ω；如果想让LED暗一点，取620Ω或1kΩ也可以。有些同学直接不接电阻，结果LED很亮，几十分钟后芯片驱动能力下降，输出电平就不正常了，这个坑我在实验室见过不止一次。

复位电路建议做成“上电自动清零+按键手动清零”的组合。CLR_N节点接10kΩ上拉电阻到VCC，再接10μF电容到地，同时并联一个按键到地。上电瞬间电容相当于短路，CLR_N短暂变低，完成芯片清零；之后电容充满电，CLR_N被上拉回高电平，芯片正常计数。按下按键时CLR_N被拉低，实现手动复位，还可以利用电容的充放电消除按键抖动。如果实验台上已经有稳定的5V电源和信号发生器，这个复位电路用起来非常直观。

4. 仿真验证这样留证据，报告分数直接拉开

4.1 仿真工具配合：立创EDA画图，Multisim验证

需要说清楚一个现实问题：立创EDA的重点在原理图和PCB设计，它对模拟电路有仿真能力，但对74LS161这类TTL数字时序电路的仿真支持不算强。我做了这么多年实验，习惯的分工是：立创EDA画正式的原理图、PCB和3D预览，Multisim或Proteus做数字时序仿真验证。

不要觉得“用了两个软件”就多此一举。仿真本质上是在验证你的逻辑设计，和PCB设计工具关系不大。把你画的74LS161模8计数器在Multisim里重新搭一遍，加上1Hz时钟源、逻辑探针或逻辑分析仪，马上就能看到Q0~Q3的波形是否符合预期。Multisim里还能直接放置虚拟开关模拟按键复位，测试过程非常顺手。报告里我会同时附上立创EDA的原理图和Multisim的仿真波形，再写一句“原理图在立创EDA中绘制，仿真在Multisim中完成验证”，老师一看就知道流程完整、工具分工清晰。

4.2 五个测试用例，把功能边界跑一遍

很多同学做仿真，就是让计数器跑起来，截一张波形图就结束。我建议至少跑五个测试用例，每个用例对应一个功能点，这样报告里的“仿真结果分析”才有内容可写。

第一，异步清零测试：CLR_N接低电平，观察四个输出是否立刻变为0000。第二，正常计数测试：CLR_N保持高电平，ENP和ENT接高电平，1Hz时钟驱动，观察输出从0000递增到0111后回到0000。第三，置数反馈检查：把探针放在LD_N上，确认0111状态时LD_N确实为低电平，下一个时钟沿后状态跳回0000。第四，暂停测试：ENT拉低，观察输出保持不变，说明使能端功能正常。第五，进位测试：临时把LD_N接高，让计数器走0到15完整周期，在1111状态观察RCO输出一个高电平脉冲，这个脉冲可以用来级联下一片计数器。

每个测试用例都对应一张波形截图，标注好信号名称和关键跳变位置。这部分是报告里最有含金量的内容，因为你能证明的不只是“电路跑通了”，还有“我理解每个引脚的作用”。

5. 常见问题与排查技巧实录

5.1 问题速查表

我在实验室里见过最多的几类问题，整理成表，方便大家直接对照排查：

第五个特殊情况多说一句：在PCB里连接导线时，容易遇到明明连了线，其他元器件和导线却“消失”的情况。这多半不是设计错误，而是显示设置问题，比如当前选中的是顶层丝印层或隐藏了飞线层，结果看起来像断线。遇到这种问题不要急着重新拉线，先检查左下角图层栏和显示选项，通常切换一下就能恢复。

5.2 写报告时的加分细节与个人经验

实验报告最容易犯的毛病是把重点放在“结论”而不是“过程”。一份好的计数器电路设计实验报告，至少要有这些板块：实验目的、实验原理（含状态转移图和时序图）、芯片选型对比、原理图设计、仿真测试用例、实物测试结果、问题分析、实验结论。状态转移图不要用文字代替，画成0000→0001→0010→…这样的状态循环图，对应的时序波形也附上。

还有一个平时大家都忽略的细节：给仿真截图加标注。截完一张波形图后，用软件标出时钟上升沿、清零时刻、置数时刻和进位脉冲。老师批改时不需要自己数格子，一眼就能看到你在验证什么功能，这种报告分数自然会高。

最后再说一个我自己的习惯：做实验时每完成一步就截一张图，同时用记事本随手记录改了哪个参数、出现了哪个异常。计数器这种时序电路，出问题往往不是大逻辑错了，而是某个引脚悬空、某个电阻没接、时钟频率太高导致LED看起来常亮。把每一步的改动记录下来，写报告时不会出现“当时怎么弄好的已经不记得了”的尴尬。如果条件允许，把PCB也画完，生成3D预览图放进报告，整份实验的完成度会立刻不一样。这个实验看起来基础，但把清零、置数、使能、进位几个功能都亲手验证一遍，后面学状态机、学复杂时序设计的时候，你会感激这个下午。

本文还有配套的精品资源，点击获取