CPO光纤对准：主动对准与被动对准的取舍逻辑与工程实践

AI 算力竞赛走到今天，瓶颈已经从“晶体管能做多小”转移到“数据能传多快”。当交换芯片速率迈向 51.2T、单端口速率走向 800G/1.6T，电信号在 PCB 走线上的损耗和高功耗问题越来越难以承受，行业开始认真考虑 Co-Packaged Optics（CPO，共封装光学）。但走进这个领域你会发现，最棘手的环节不是激光器亮度、不是调制器带宽，而是“成千上万根光纤怎么对得准”。SemiAnalysis 在近几轮的半导体产业分析中持续跟踪 CPO 落地节奏，其中反复出现的一个核心议题，就是光纤主动对准与被动对准的取舍。

我的判断是：CPO 真正的门槛，是把光纤对准从一项“工艺操作”升维成了“架构设计”。你必须在芯片和封装设计阶段就想清楚，几千根光纤将来用什么方式对准、谁来对准、对不准之后怎么处理。这篇文章就用工程视角拆解主动对准与被动对准的原理、差异、取舍逻辑，并给出可以跑通的代码示例和产线排查思路，帮你在做 CPO 光互连选型时少走弯路。

1. CPO 为什么把光纤对准问题推向前台

1.1 可插拔光模块的瓶颈

过去十年，数据中心的主流方案是“可插拔光模块”。光模块插在交换机面板上，通过高速电连接器和 PCB 走线连接到交换芯片。这个架构的优点是维护方便，光模块坏了直接拔插更换；缺点是随着速率提升，电信号在 PCB 上的损耗迅速增大，需要依赖 DSP 做均衡和重定时，功耗居高不下，同时面板空间被大量光模块接口占用，带宽密度遇到天花板。

CPO 的思路正好相反：把光引擎（Optical Engine）与交换芯片放到同一个封装基板上，让光模块不再是一个独立的可插拔盒子，而是封装内部的一个组件。这样一来，交换芯片到光引擎的电走线只剩几毫米到几厘米，信号完整性压力大幅下降，功耗也能明显优化。代价是：光互连从“面板上的标准化接口”变成了“封装内部的精密装配”。

1.2 对准数量从“个位数”变成“成百上千”

传统可插拔光模块通常是一根光纤对应一个收发通道，工厂里逐个模块做耦合。一个模块内部的对准点一般也就是几个到十几个，即使是 800G 光模块，核心耦合点也在可控范围内。CPO 则完全不同：一个高密度交换芯片可能需要驱动上百个光学通道，每个通道至少一根光纤，一个封装里的光纤数量轻易达到数百甚至上千根。

举个例子。如果一根光纤的对准时间按传统主动对准工艺计算是 1 到 2 分钟，那么一千根光纤单纯对准就要十几个小时。这还没算点胶、固化、检测、返修。这个数量级的变化，意味着过去“用时间换精度”的工艺哲学必须改变。CPO 时代，光纤对准不再是光模块厂内部的事，而是封装厂、基板厂、芯片设计团队必须共同面对的系统级问题。

1.3 对准精度仍然非常苛刻

数量上去的同时，精度要求一点都没有放松。单模光纤的模场直径在 9 到 10 微米量级，硅光波导通过边缘耦合器把模场扩大后，对横向偏移的容差仍然只有 1 微米左右；如果直接和三五族激光器或半导体光放大器耦合，容差甚至会收紧到亚微米。换句话说，你要在几平方厘米的封装区域内，把几百上千根光纤以微米级精度对准到芯片波导上，可能还要承受温度变化、胶水固化应力、结构变形等一系列干扰。

这就是 CPO 把光纤对准推向前台的根本原因：数量爆炸和精度苛刻同时发生，旧工艺不够快，新工艺又不够稳，整个行业必须重新选择对准技术路线。

2. 主动对准与被动对准：两条光路耦合路线的本质差异

2.1 主动对准：用时间换精度

主动对准（Active Alignment）的核心特征是“带光反馈”。光纤和芯片上电后，激光器发出发光信号，光从波导一端进入，另一端由光电探测器接收。控制系统根据探测器读数，驱动位移平台在 X、Y、Z 以及角度等自由度上不断调整光纤位置，找到光功率最大、耦合效率最高的那个点，然后点胶固定。

这个过程听起来和调天线、对焦相机很像，只是精度要求高了几个量级。实际设备通常是六轴运动平台，配合高精度视觉系统和光电探测器；部分先进系统还会引入波前传感器，通过分析光斑和波前误差来指导高精度对准。

主动对准的优点是精度高、鲁棒性强。它能补偿前道工艺带来的位置误差——只要光纤一开始能扫到光斑的大致位置，后续就可以靠反馈收敛到最佳点。缺点是时间和成本昂贵。每根光纤都要经过“粗扫 + 精扫 + 固化 + 复测”的流程，还要避免热漂移和机械振动干扰，设备投入也大。

2.2 被动对准：用设计和加工精度换时间

被动对准（Passive Alignment）的核心特征是“不带光反馈”。事先在基板、芯片或封装体上加工出机械基准结构，例如硅 V 型槽、定位销、定位槽、焊接自对准结构等。光纤放入这些机械结构中后，位置就天然地被限制在设计预期位置附近，不再需要通电和实时调整。

被动对准的优点是快、可并行、成本低。一个 V 型槽放一根光纤可能只要几秒钟，而且一次可以同时组装几十上百根。缺点是对前道加工精度要求极高。既然没有反馈修正，那么芯片上波导的位置误差、光纤外径的公差、V 型槽的尺寸误差、点胶时的位移误差，全部会叠加到最终耦合效率上。任何一个环节超出容差，都会直接表现为耦合损耗超标或良率波动。

2.3 混合对准：先被动定位，再主动微调

实际工程中还有一种混合对准（Hybrid Alignment），逻辑很直观：先用机械基准结构把光纤放到一个较大的“捕获范围”内，例如偏差三五微米，保证光斑已经落在探测器或波导的可接收区域内；然后再用小行程主动对准平台做几十微米范围内的精细搜索，找到最佳耦合点，最后固化。这种方案在精度和成本之间取了一个平衡，正在成为 CPO 光互连产线上最受关注的路径之一。

为了方便对比，两种主流路线的核心差异可以整理成下面的表格：

3. CPO 趋势下主动对准与被动对准的取舍逻辑

3.1 核心矛盾：数量与精度的冲突

既然两种路线各有优势，为什么 CPO 时代会让这个选择变得特别难？关键在于“数量与精度的乘积”。

传统光模块年出货量虽然大，但单个模块内部对准点少，主动对准的慢节奏还能接受。CPO 把“对准点数量”提高了一到两个数量级，同时没有降低精度要求。沿用全主动对准方案，产线吞吐量会直接崩盘；改用全被动对准方案，又可能因为前道工艺公差不够稳定而出现批量性耦合损耗超标。

所以 CPO 的光纤对准取舍，不是一句“被动优于主动”或“主动更可靠”能概括的。真正的决策变量是三个：总通道数、耦合容差、前道工艺稳定性。三者一旦确定，选择空间基本就出来了。

3.2 趋势判断：主动对准退守，被动与混合走进量产

从产业节奏看，CPO 落地一定会经历“研发验证 - 小批量试产 - 大规模量产”三个阶段。在研发阶段，通道数量少、样品数量少，主动对准是最可靠的手段，因为它能帮你快速拿到光学性能数据，验证设计是否成立。到了小批量试产，混合对准开始变得有吸引力：先靠 V 型槽或定位结构保证大部分通道落在捕获范围内，再对关键通道做主动微调。到了大规模量产，工艺成熟度和来料一致性如果足够好，整条产线迁移到以被动对准为主体、主动对准作为抽检和返修补充的方案，是更现实的方向。

换句话说，主动对准不会消失，但它会从“产线主力”退守为“研发工具、抽检工具、返修工具”。这一判断隐含了一个关键前提：你的芯片波导位置精度、光纤阵列制造精度、封装基板加工精度必须足够稳定。如果前道精度不够，被动对准带来的时间收益会被良率损失完全吞掉，得不偿失。

3.3 反面教训：不要为了省时间强行被动对准

我在行业交流中见过一个典型的反面案例：为了赶产线节拍，团队把原本的主动对准工艺直接替换成简单 V 型槽被动对准，结果耦合损耗分布非常分散，部分通道损耗超出指标 2 到 3dB。最后分析发现，问题不在 V 型槽本身，而在光纤阵列的纤芯位置公差和芯片边缘耦合器位置公差超出了误差预算。被动对准把“后续找位置的灵活性”去掉了，前道问题便全部暴露出来。

这个教训说明，被动对准省下的时间，本质上是用“前道设计和加工的确定性”换来的。如果没有确定性，省下的时间会在良率损失和返工中加倍还回去。

4. 工程落地的核心：误差预算与对准策略选择

4.1 什么是误差预算

误差预算（Error Budget）是把整个光路耦合链路上所有可能产生位置偏差的环节，按方向和量级拆解、分配、求和，最终判断总偏差是否落在耦合容差范围内的过程。它是主动对准和被动对准取舍中最基本也最容易被忽视的工具。

在硅光耦合场景里，常见误差来源包括：

• 芯片上波导或边缘耦合器的光刻与刻蚀位置误差
• 光纤阵列（FAU）中光纤纤芯的间距误差和高度误差
• 光纤端面研磨的角度误差
• V 型槽或定位销的加工误差
• 基板与芯片贴装（Die Attach）后的高度和角度偏差
• 胶水固化收缩造成的位移
• 温度变化引起的热膨胀失配

每一类误差都有统计分布。工程上通常以 3σ 作为设计边界，把所有误差的平方和开根号（RSS 方式），得到一个总的位置偏差估计，再和耦合容差做对比。

4.2 误差预算决定策略选择

误差预算的价值在于：它让你在做对准工艺选型之前，先量化地知道“前道误差有多大、被动对准能不能兜住、需要主动对准补偿多少”。

我们可以用一个简化的决策逻辑来看：

这个表格不是公式，而是思路。实操中应该用误差预算公式和统计抽样数据来替代拍脑袋。只要前道误差的 RSS 总和远小于耦合容差，就可以放心上被动对准；如果两者接近甚至超过，就必须保留主动对准的补偿环节，或者回头优化芯片和工装的制造工艺。

4.3 混合对准的工程流程

混合对准是 CPO 产线中最值得投入的折中方案，大致流程如下：

1. 用视觉系统定位芯片上的基准标记，计算芯片整体位置。
2. 通过机械基准结构（V 型槽、定位销）放置光纤阵列，完成被动预定位。
3. 对阵列中代表性通道加电测试，判断光功率是否落在可捕获范围。
4. 对不达标的通道执行小范围主动微调，通常只在一个或两个方向补偿即可。
5. 点胶、预固化、终固化，并再次检测功率漂移。

这套流程中，主动对准的行程可以做得非常小，设备成本低，吞吐量也远高于全主动方案。从产业反馈看，它是最接近 CPO 量产现实需求的路径。

5. 动手验证：主动对准控制逻辑与容差分析代码

5.1 为什么写代码验证

对准问题的本质是一个“寻优 + 容差分析”问题。即使你没有 CPO 产线设备，也可以用 Python 把耦合模型、粗扫、爬山优化这些核心逻辑模拟一遍，理解对准系统是怎么收敛的，也能知道偏移多少个微米会损失多少功率。这对做封装工艺、光模块测试和算法控制的工程师都有参考价值。

5.2 代码示例一：高斯模场耦合效率近似模型

实际光纤与波导的耦合效率由模场重叠积分决定。为了快速估算，工程上常用两个高斯模场近似来评估横向偏移带来的损耗。

# mode_overlap.py # 两个高斯模场横向偏移时的耦合效率近似计算 import numpy as np def coupling_efficiency(offset_um, w1_um=4.5, w2_um=5.0): """ 近似计算横向偏移为 offset_um 时两个高斯光斑的耦合效率。 参考公式： eta = (2 * w1 * w2 / (w1^2 + w2^2))^2 * exp(-2 * dx^2 / (w1^2 + w2^2)) 其中 w1、w2 分别是两个模式在耦合面上的高斯模场半径，单位微米。 参数： offset_um : 横向偏移量，单位微米 w1_um : 模式 1 的模场半径，单位微米 w2_um : 模式 2 的模场半径，单位微米 返回值： 耦合效率，取值范围 0~1 """ mode_mismatch = (2.0 * w1_um * w2_um / (w1_um ** 2 + w2_um ** 2)) ** 2 lateral_loss = np.exp(-2.0 * offset_um ** 2 / (w1_um ** 2 + w2_um ** 2)) return mode_mismatch * lateral_loss if __name__ == "__main__": for offset in [0.0, 0.5, 1.0, 1.5, 2.0, 3.0]: eta = coupling_efficiency(offset) loss_db = -10 * np.log10(max(eta, 1e-6)) print(f"offset {offset:.1f} um -> eta {eta * 100:.2f}% ({loss_db:.2f} dB)")

运行方式：

python mode_overlap.py

预期输出大致如下：

offset 0.0 um -> eta 99.57% (0.02 dB) offset 0.5 um -> eta 96.30% (0.16 dB) offset 1.0 um -> eta 85.50% (0.68 dB) offset 1.5 um -> eta 71.94% (1.43 dB) offset 2.0 um -> eta 57.37% (2.41 dB) offset 3.0 um -> eta 33.65% (4.73 dB)

这段代码看起来简单，但作用很大。它告诉你为什么单模耦合的容差那么紧：偏移 1 微米就有 0.68dB 左右的损耗，偏移 3 微米时几乎接近 5dB。CPO 的误差预算设计，必须建立在这种定量关系之上。

5.3 代码示例二：主动对准的粗扫与爬山法实现

主动对准的控制逻辑可以简化为两个阶段：先粗扫找光斑，再用爬山法精调。下面的代码模拟了一个高斯光斑加噪声的场景，用于演示核心反馈闭环。

# active_alignment_sim.py # 简化版主动对准：先粗扫找光斑，再爬山法精调 import numpy as np def read_power(x_um, y_um): """ 模拟光电探测器读数。 真实场景中，此函数应替换为对探测器和运动平台的驱动调用。 """ x0, y0 = 0.25, -0.15 sigma = 1.2 peak = 0.85 signal = peak * np.exp(-((x_um - x0) ** 2 + (y_um - y0) ** 2) / (2 * sigma ** 2)) noise = 0.005 * np.random.randn() return max(0.0, signal + noise) def coarse_scan(center=0.0, step=1.0, grid_range=8.0): """在网格范围内做粗扫描，返回光功率最大点坐标""" xs = np.arange(center - grid_range, center + grid_range + step, step) ys = np.arange(center - grid_range, center + grid_range + step, step) best_x, best_y, best_power = 0.0, 0.0, -1.0 for x in xs: for y in ys: power = read_power(x, y) if power > best_power: best_x, best_y, best_power = x, y, power return best_x, best_y, best_power def hill_climb(x0, y0, step=0.1, min_step=1e-3, max_iter=200, threshold=1e-4): """ 在粗扫结果附近做爬山法精调。 每次沿 8 个方向搜索更优点；找不到改进时缩小步长，直到收敛。 """ x, y = x0, y0 best_power = read_power(x, y) directions = [ (1, 0), (-1, 0), (0, 1), (0, -1), (1, 1), (1, -1), (-1, 1), (-1, -1), ] for _ in range(max_iter): improved = False for dx, dy in directions: power = read_power(x + dx * step, y + dy * step) if power > best_power + threshold: best_power = power x += dx * step y += dy * step improved = True if not improved: step *= 0.5 if step < min_step: break return x, y, best_power if __name__ == "__main__": np.random.seed(42) cx, cy, cp = coarse_scan() print(f"coarse scan -> x={cx:.2f}, y={cy:.2f}, power={cp:.3f}") fx, fy, fp = hill_climb(cx, cy) print(f"fine align -> x={fx:.2f}, y={fy:.2f}, power={fp:.3f}")

运行方式：

python active_alignment_sim.py

预期输出类似于：

coarse scan -> x=0.00, y=0.00, power=0.424 fine align -> x=0.25, y=-0.15, power=0.849

这个示例里，粗扫定位到了光斑附近，但受限于步长还不够准；爬山法精调后找到了接近真实中心的位置。真实产线上，运动平台还会加入 PID 控制、视觉引导和振动抑制，但核心的“读数 - 比较 - 移动 - 再读数”闭环思路是一致的。

5.4 代码示例三：对准工艺参数模板

工程上做对准工艺，不能把所有参数都写在代码里，通常会用配置文件管理配方。下面是一份 YAML 模板，定义了主动、被动、混合三种策略下常见的工艺参数。

# alignment_recipe.yaml # 对准工艺参数模板，strategy 支持 active / passive / hybrid recipe: product: CPO-Switch-51.2T strategy: hybrid # active / passive / hybrid passive_stage: mechanism: v_groove # v_groove / alignment_pins / solder_self_align fixture_tolerance_um: 2.0 expected_position_um: x: 0.0 y: 0.0 active_stage: scan_mode: coarse_then_fine coarse_grid_step_um: 1.0 coarse_range_um: 8.0 fine_step_um: 0.1 convergence_threshold_db: 0.05 max_iterations: 200 curing: adhesive_type: uv_low_shrinkage uv_dose_mj_cm2: 800 post_cure_recheck: true quality: coupling_loss_target_db: 1.0 sampling_ratio_percent: 100 log_enabled: true

这类配置文件可以帮助团队统一工艺参数，方便追溯产线版本。实际项目中，可以在引入 MES 或工艺管理系统后，按批次记录每根光纤的对准方式、设备编号、操作配方和测试结果，为后续良率分析留好数据基础。

6. 主动对准与被动对准在生产中的常见问题

不管是主动对准还是被动对准，CPO 产线都会遇到一些典型的工艺问题。下面整理了几个高频问题和排查方法。

这些问题的共性是：不要只看对准工序本身，要从“来料 - 工装 - 设备 - 环境 - 胶水”全链路找原因。光学耦合对微小变化极其敏感，一个看似无关的环节变化，最终都会出现在功率测试结果里。

7. 实践建议与工程视角补充

7.1 在设计阶段就把对准策略定下来

很多 CPO 项目是先完成光电设计，再到封装阶段才发现对准是个大麻烦。更稳妥的做法，是在芯片、基板和封装联合设计阶段就引入对准工艺视角。例如边缘耦合器的位置和尺寸，会影响它和光纤阵列之间的间距敏感性；V 型槽的加工方式，决定了被动对准能拿到多少精度。这些决策最好在 tape-out 前完成，而不是等芯片回来再补救。

7.2 研发期尽量多采集主动对准数据

研发阶段不要急着追求生产效率，反而建议多利用主动对准设备收集数据。每一根光纤在对准时，其实都在告诉你很多信息：粗扫光斑在哪个位置、精调后最佳点在哪个位置、不同通道的位置偏差有多大、固化后偏了多少。这些数据是评估“能否切换到被动对准”的最好依据。如果研发期没有这些数据，量产期换被动对准会非常盲目。

7.3 用统计过程控制管理前道精度

被动对准的前提是前道精度稳定。建议对光纤阵列、硅基板、V 型槽等关键来料建立 SPC 监控，定期计算关键尺寸的均值和标准差。一旦发现某个参数出现漂移趋势，就要提前调整工艺或提高主动补偿比例。等良率掉下来再处理，损失会大得多。

7.4 固化工艺要单独验证

很多团队在验证对准方案时只测固化前的耦合效率，忽略了胶水固化这一环节。实际工程里，UV 胶固化收缩、热应力释放都可能让光纤产生几微米的位移，对耦合容差 1 微米量级的场景来说，这个位移量是致命的。建议每次更换胶水型号、点胶量、固化光源时，都做一组“固化前 - 固化后”对比测试，并记录功率漂移。

7.5 保留返修能力

CPO 封装结构复杂，几百上千根光纤如果一次性胶死，后期维修会非常困难。实践中要考虑是否有返修方案：能不能局部解胶？能不能重新对准单根光纤？至少要在设计阶段评估返修成本和可维护性。这也是主动对准作为“返修工具”继续存在的重要价值。

7.6 善用仿真工具

新项目的耦合结构和对准公差设计，建议先用光学仿真工具（如 Zemax 等）做初始评估，再结合工艺数据验证。仿真能帮你快速做参数扫描，理解模场失配、偏移、端面角度对耦合效率的影响。不过要记住，仿真永远无法完全替代实际工艺验证，因为产线上很多误差来源是非理想、非对称的，这些只有数据能看到。

8. 总结

CPO 趋势下，光纤主动对准与被动对准的争论，本质上不是技术路线之争，而是数量、精度、成本三者之间的平衡问题。主动对准用时间换取精度，适合研发和小批量；被动对准用设计和加工精度换取时间，适合大规模量产；混合对准则是在两者之间建立过渡带的现实方案。

真正决定你该选哪条路的，不是“哪个更先进”，而是你的误差预算表上还有多少余量。前道工艺稳定、误差可控，被动对准就能跑起来；前道工艺波动大、容差紧，主动对准仍然是可靠的兜底策略。最好的工程团队，会同时掌握主动、被动和混合三种能力，在不同的产品阶段灵活切换。

如果你正在做 CPO 相关项目，建议先把文中的耦合效率模型和主动对准模拟代码跑一遍，感受一下“偏移 1 微米意味着多少损耗”，再拉着光学设计、封装工艺和制造团队，把误差预算表建起来。这比纠结一个具体设备参数更能解决根本问题。

下一步值得继续深入的方向，包括多芯光纤与 CPO 的结合、更高密度光纤阵列的自动检测技术、以及利用光学仿真和机器学习进行对准参数优化的方法。光纤对准不会永远是“老师傅手艺活”，它会像半导体封装里的其他工艺一样，逐步走向数据驱动和标准化。希望这篇文章能帮你少走一些弯路。