平面磁件设计实战：从原理到量产的关键技术解析

平面磁元件这个东西，我最早接触是在做一款高功率密度适配器的时候。那时候为了把体积压下去，试过提高开关频率、换更先进的拓扑，折腾一圈下来发现瓶颈卡在磁性元件上——传统的EE、PQ磁芯绕线电感，体积和损耗就是降不下来。后来换用平面磁件，整机高度直接砍掉一半，温升还低了十几度，从那以后我对这类器件就特别上心。

这篇内容主要针对电源设计工程师、电子工程相关专业的学生，以及正在做高功率密度电源、服务器供电、车载充电机等项目的硬件开发者。如果你正被磁性元件占空间大、发热严重、EMI难搞定这些问题困扰，那平面磁件值得你花点时间研究。它不是一个多高深的新技术，而是一种在工程落地上非常实用的元器件形态，掌握了核心的设计思路，很多棘手问题都能找到突破口。

我结合这些年用平面磁件的实际经验，从原理、设计、工艺再到调试踩坑，把这套东西完整捋一遍。内容会涉及具体的参数计算、绕组布局、损耗分析这些实打实的细节，争取让看完这篇内容的朋友，能直接从零开始把平面磁件用在自己的项目里。

1. 平面磁件到底解决了什么问题

1.1 传统磁性元件在功率密度提升道路上的瓶颈

先聊聊我在实际项目中遇到的真实困境。传统绕线电感或变压器，用的是EE、EI、PQ这类立体磁芯，绕组是漆包线一圈圈绕上去的。这种结构有几个天生的问题：

散热路径不友好。线圈埋在磁芯内部，热量只能沿着磁芯表面往外散，而磁芯本身导热系数并不高，导致整个元件最热的地方往往是线圈的最内层。我在热成像下看过，那种内部热点和表面温度能差出二十多度，这相当危险，绝缘层长期在高温下会加速老化。

寄生参数大且难控制。手工绕制的线圈，匝间距离、层间错位都有随机性，漏感和分布电容的一致性很差。批量生产时，同一批货的漏感可能差异很大，这对LLC这类对谐振电感精度敏感的拓扑来说非常头疼。

体积和高度受限。要把绕线电感做矮，只能减少匝数或线径，但这样会牺牲电感量或载流能力。所以传统的磁性元件高度一般很难低于10毫米，这在高功率密度电源里是一个极大的障碍。

1.2 平面磁件的核心结构与优势来源

平面磁件的思路是“把线圈拍扁”。它用PCB走线或者铜箔做绕组，磁芯用低矮的扁平结构（像是EILP、ER、RM这类磁芯的扁平版本或者定制磁芯）。绕组可以印在PCB的内层，也可以单独用铜片冲压成型，再和磁芯组装在一起。

这种结构带来的优势，本质上是因为绕组变成了平面导体：

散热效率大幅提升。扁平铜箔的表面积比圆导线大得多，而且绕组可以直接贴合PCB表面或通过绝缘垫片接触外壳。热量传导路径短，传导面积大，散热效果显著提升。我做过的项目里，用平面器件后热点温度普遍能下降10到25摄氏度。

寄生参数可控、一致性好。PCB走线的宽度、间距和层叠是光刻工艺决定的，精度远高于手工绕线。这意味着每个元件的漏感、分布电容几乎一致。对于需要精确控制寄生参数的电路，这是非常宝贵的特性。

适合自动化生产，一致性极佳。PCB绕组是批量生产的，不用人工绕线，不仅节省人工成本，良品率也更高。这在规模化产品中优势非常明显。

设计灵活，可集成。可以在PCB上方便地实现复杂的绕组结构（比如交错并联），还可以把变压器、谐振电感集成在同一个磁芯上，甚至把磁性元件和功率电路做在同一块PCB上，大幅减小系统体积。

1.3 平面磁件适合与不太适合的场景

平面磁件不是万能的，它有明确的适用边界。我在评估项目时，一般会先用下面这个表格过一遍：

很明确的一点是，如果做的是低频率大功率设备，比如几十千瓦的工频变压器，平面磁件并不合适，它的优势发挥不出来。但在消费电子、汽车电子、通信电源这些追求小型化的领域，平面磁件的优势是绕线元件完全无法比拟的。

2. 平面磁件提高性能的核心技术机理

2.1 绕组损耗：从圆导线到平面导体的变化

传统的圆导线通高频交流电时，会存在趋肤效应和邻近效应，电流集中在导线表面。为了应对这个问题，通常用多股利兹线来降低交流电阻，但这又引入了绕线之间填充系数低的问题，而且利兹线的成本也不低。

平面磁件用宽而薄的铜箔做导体，在高频下，电流主要分布在铜箔的上下表面。这里有一个关键设计点：如果铜箔厚度控制得当，同时让磁场方向平行于铜箔宽度方向，那么交流电阻的增加幅度是可控的。相比同样截面积的圆导线，扁平导体的表面积更大，交流电阻通常更低。

在实际项目中，我更关注铜箔厚度的选择。平面磁件的绕组铜厚一般用2oz（70微米）到4oz（140微米），做高压大电流场景也有用到6oz甚至更高的。计算交流电阻时，一个常用的方法是用Dowell公式做一维近似。简单来说，当铜箔厚度接近两倍趋肤深度时，损耗会明显上升。所以在500kHz的开关频率下，铜厚可能要控制在2oz以内，而100kHz下用4oz反而能降低直流电阻。这个对应关系需要谨慎查表计算。

这个规律理解以后，做高频大电流设计时就不会盲目加厚铜箔了——加厚铜箔虽然降低了直阻，但在高频下可能因为交流电阻的增加适得其反。我在一个1MHz的DC-DC项目里就用过4oz铜箔，结果绕组温升反而比2oz的还高，就是因为没有把趋肤深度因素考虑进去。

2.2 磁芯损耗：低矮结构带来的散热改善

磁芯损耗主要取决于磁通摆幅ΔB、开关频率f和磁芯体积。平面磁件的磁芯虽然体积小，但由于散热好，允许更高的损耗密度。同样是铁氧体材质，PC95或DMR95这类高饱和磁密材料，配合平面结构，能把磁通摆幅用得比较激进。

这里要注意的工作点是磁芯饱和。平面磁件的窗口面积一般比较小，绕组匝数一旦多起来，磁通摆幅很容易变得很大。设计时我会先用公式估算峰值磁通密度：

B_max = (L × ΔI) / (N × A_e)

其中L是电感量，ΔI是电流纹波，N是匝数，A_e是磁芯有效截面积。算出来的B_max要控制在材料饱和磁密的一半以下，同时还要考虑高温降额——铁氧体在100℃时的饱和磁密可能只有常温的70%左右。这些细节在实际工程中非常重要，不能只看常温数据手册。

另一个常被忽略的损耗是磁芯的气隙损耗。平面磁件为了保证电感量稳定，通常需要开气隙。气隙附近的边缘磁通会在绕组铜箔里感应出涡流，导致局部过热。对付这个问题，一个有效的手段是使用分布式气隙——把一个大气隙分成几个小气隙。比如铁氧体磁芯中间柱开0.4mm气隙，可以改成两边柱各开0.2mm，这样边缘磁通的影响大幅减小。

2.3 漏感与分布电容的精细控制

平面磁件的漏感之所以能控制得好，关键在于绕组层间距离非常精确。PCB内层走线和绝缘层的厚度是厂家的工艺参数，可以控制在±10%以内，而绕线电感的层间距离则受人工操作影响很大。

对于LLC谐振变换器来说，谐振电感可以集成在变压器里，利用漏感充当谐振电感。这个设计要注意的是，漏感不能精确到一个非常小的范围。平面器件能做到±5%以内的漏感一致性，而传统绕线器件能保证±15%就很不错了。这意味着，用平面磁件做LLC时，谐振网络的元件误差可以被控制得很小，循环电流和增益偏差都能得到有效抑制。

分布电容的控制则有讲究。平面磁件的绕组层间距离很近，所以分布电容可能比绕线器件更大，这在高频时会引起共模噪声，影响EMI表现。我常用的手段是：

• 采用绕组交错绕法，把原边分成两半，副边夹在中间，减小原副边间的有效电容；
• 屏蔽层设计，在绕组间加一层接地的铜箔，把位移电流引走；
• 次级绕组采用星点连接或平衡绕法，降低共模干扰。

值得一提的是，分布电容大对于某些拓扑反而是有利的。比如在做氮化镓（GaN）的高频反激时，可控的分布电容可以作为吸收网络的一部分，改善电压尖峰。这需要工程师对自己的电路拓扑有比较深的理解才能用好这一特性。

2.4 热管理：从“局部热”到“整体热均匀”

平面磁件在热管理上的优势，直观地体现在热成像图上。传统变压器的热量集中在磁芯内部，外部可以看到明显的热点；平面磁件的热量分布较为均匀，因为绕组表面的铜箔本身就是很好的导热体，再加上磁芯扁平，热阻低，整体热场更均匀。

散热路径设计上有几个实用技巧：

• 在PCB上大面积铺铜，连接绕组的引出端子，通过PCB铜皮把热量传导到PCB边缘的散热孔区域；
• 在平面磁件和外壳之间加导热垫片，直接把热量传导到金属外壳上。这里要注意选择有一定压缩率、导热系数大于1W/mK的硅胶垫片；
• 在磁芯外表面贴散热片或用导热胶固定到铝基板上。

实际项目中，我还用过一个办法：在PCB对应磁性元件的位置下方做阵列过孔，过孔内壁镀铜，把热量从顶层导到底层，再通过底层的铺铜和外壳接触。有些过孔甚至可以直接埋在焊盘上，不影响贴片工艺。这种方法对降低磁芯底部热点温度非常有效。

3. 平面磁件设计与制作的实操流程

3.1 设计前的参数计算：从规格书推导关键指标

平面磁件设计的起点是明确电参数和结构参数。我一般按照这样的顺序来做：

第一步：确定开关频率和磁芯材料。根据拓扑和效率目标选开关频率，再根据频率选择合适的磁芯材料。常规100kHz到500kHz范围，PC95或DMR系列是比较稳妥的选择；频率超过1MHz，要考虑镍锌材料或者更高级的功率铁氧体。

第二步：计算所需的电感量/匝比。降压拓扑下，电感量可以由电流纹波要求决定。比如一个5V/20A输出的降压电路，输入12V，开关频率300kHz，要求纹波电流不超过输出电流的30%（也就是6A），电感量用下面的公式估算：

L = (V_in - V_out) × D / (ΔI × f_sw)

代入数值（D为占空比，约5/12=0.417），得到：

L = (12 - 5) × 0.417 / (6 × 300000) ≈ 1.62微亨

第三步：选择磁芯和确定匝数。根据电感量和允许的最大磁通密度，用上文的B_max公式反推匝数。这一步骤需要查阅磁芯手册里的A_e和A_L值，可能需要迭代几次。实际中我习惯先确定磁芯尺寸，再算匝数，最后用仿真或实测微调。

3.2 PCB绕组布局与层叠设计

这一步很关键，直接决定了平面磁件的性能上限。我的经验法则如下：

• 绕组走线宽度：根据电流密度来定。一般取5A/mm²到10A/mm²，考虑到铜箔的散热条件好，可以适当取高一些。走线太窄会显著增加直流电阻，太宽又占窗口，有个平衡点。
• 绕组层叠顺序：原边绕组放在外层，副边绕组或大电流绕组放在内层，并且在层间留出足够绝缘距离。这里有一个容易被忽略的点，就是安规要求——如果原副边之间需要加强绝缘，PCB层间距离必须满足相应标准，不能为了追求耦合紧而牺牲安全距离。
• 过孔设计：使用阵列过孔连接并联的PCB层。过孔的数量和孔径要满足通流能力，一个直径0.3mm、镀铜厚度25微米的过孔大约可以通过1到2A的电流，大电流路径需要并联多个过孔。过孔是设计中最容易成为瓶颈的地方，必须仔细计算数量。
• 开尔文连接：对于电流采样绕组，如果有辅助绕组，要用开尔文连接方式把采样点直接引到焊盘，避免电流铜箔上的压降干扰采样精度。

关于绕组的层叠，有一种典型的四层板设计，是交错并联结构：P层 → S层 → S层 → P层，这样原边把副边夹在中间，耦合很好，漏感可以做到非常低。如果追求更低的漏感，可以增加到六层甚至八层，但成本会随之上升，需要权衡。

3.3 磁芯选择与气隙处理

磁芯的选择要注意尺寸和材质。平面磁件常用的磁芯有：

• EILP系列：专门为平面变压器设计的低矮磁芯，窗口扁平，适合PCB绕组；
• ER系列：圆形中柱，绕线窗口较多，适合高压多匝数应用；
• RM系列：屏蔽性能好，适合对EMI敏感的场景；
• 定制磁芯：大功率项目里常用，比如为电感集成设计的一体化磁芯。

气隙处理是平面磁件的细节活。切割气隙时，要确保中柱气隙和边柱气隙分布均匀，否则磁芯装配后容易导致电感量偏移。对于要求较高的设计，可以使用研磨过的精确气隙磁芯，电感量公差可以控制在±3%以内。另外可以在中柱加一个小垫片做成“准分布式气隙”，但需要注意垫片材质的热稳定性。

3.4 样品制作与测试验证流程

样品制作阶段，我一般按照下面几个步骤操作：

1. 把PCB设计文件发给板厂，特别备注铜厚、表面处理和阻抗控制（如果涉及高频信号）；
2. 收到PCB后，先做绝缘耐压测试，确认原副边之间没有短路或爬电隐患；
3. 安装磁芯，使用卡扣或点胶固定。注意磁芯接触面要清洁，不能有灰尘或杂质，否则磁阻会增大，导致电感量下降；
4. 用LCR表在典型频率下测电感量和Q值，再测漏感（短路副边测原边电感）。这些数值和设计值偏差超过10%就要排查原因；
5. 实际装板测试，用热成像观察磁性元件表面温度分布，同时测效率。

一个容易踩的坑是装配压力。磁芯固定得太紧可能导致磁芯破裂，太松则会导致气隙不稳定、电感量跳动。我通常使用专用的磁芯夹或卡扣来保持恒定的装配压力。如果是用胶水固定，要注意固化过程中胶水收缩可能改变气隙距离。

4. 平面磁件在典型拓扑中的应用实践

4.1 LLC谐振变换器：漏感集成与互感控制

LLC是平面磁件最能展现优势的拓扑之一。在LLC中，变压器除了传输能量，其漏感还充当谐振电感。传统做法是单独做一个谐振电感，再串联变压器，这样占体积。而平面磁件可以把谐振电感集成到变压器中，省掉一个独立磁件。

实现这种集成有几种方式：

• 利用变压器的漏感作为谐振电感：通过调整原副边绕组的耦合程度来控制漏感大小。比如将原边绕组和副边绕组分层分行放置，增大漏感。这种方式的优点是无额外损耗，但漏感的精确控制难度稍高；
• 在同一磁芯上集成一个独立的谐振电感绕组：在磁芯的另一个窗口绕几圈，形成独立的谐振电感，然后再和主变压器绕组串联。这种方式灵活性更高，更常用。

LLC设计时还有一个关键参数是励磁电感Lm。Lm过大会导致ZVS范围变窄，Lm过小又会产生较大的循环电流、降低效率。用平面磁件时，可以通过精确控制气隙来微调Lm，因为它的一致性很好。我的经验是做一些不同气隙的磁芯样品，实测Lm和漏感，再根据实测结果微调谐振参数，这样得到的性能比纯仿真更可信。

4.2 反激变换器：高频化与EMI改善

反激变换器在小功率适配器中很常见。平面磁件在这个领域带来的最明显提升是高度降低和EMI改善。反激变压器的原边匝数较多，用PCB做绕组时需要注意匝间电容。因为匝间距离小，分布电容可能比绕线变压器更大，这会导致较大的共模电流。处理的办法如下：

• 原边采用三明治绕法，即把原边绕组分成两部分，屏蔽层放在中间，这样能有效减小原边到副边的耦合电容；
• 加屏蔽绕组或铜箔屏蔽，并连接至初级地或静点，能降低共模EMI。这个屏蔽层的位置和接法需要细心调试；
• 优化PCB布局，让高压节点面积尽量小，减少对地的寄生电容。

平面变压器在反激中的另一个优势是漏感可以控制得比较小。漏感小意味着关断尖峰小，这对选用更低压的MOSFET很有帮助，也能减少RCD吸收电路的损耗。

4.3 大电流DC-DC：多相交错并联与绕组均流

大电流DC-DC（比如48V转12V、12V转1V的服务器供电），特别适合用平面电感。因为这类应用的特点是电压低、电流大、匝数少，甚至只有一两匝。传统绕线在这样大的电流下，引线和端子会成为瓶颈；平面磁件可以直接通过PCB铜走线引出大电流，连接路径短、压降小。

多相并联是处理大电流的常用方法，每一相一个平面电感，磁件之间的一致性很好，这样各相电流可以做得比较均衡。在绕组设计上，有一个细节：如果PCB绕组宽度和磁芯窗口宽度完全一致，边缘磁通会在铜箔边缘集中，导致边缘涡流损耗增加。正规的做法是让铜箔宽度比窗口宽度略小，留出大约0.3到0.5毫米的余量。

做过一个48V转12V、输出30A的方案，用的就是四相平面电感并联，每相一个2.2微亨的电感。由于各相电感量一致性非常稳定，相位间电流差异控制在2A以内，输出纹波很小，整版高度也只有15毫米。如果换成传统电感，这个高度和一致性很难做到。

5. 常见问题与排查技巧实录

5.1 电感量偏小或偏大：装配与气隙问题

实际做样时，电感量与设计值偏差太大会让人很头疼。最常见的几个原因：

• 磁芯没有完全闭合：磁芯装配时对位不准，或者接触面有灰尘，导致磁阻增大、电感量下降。对策是清洁磁芯接触面，确保装配到位；
• 气隙和设计值不符：厂家研磨的气隙和规定值有偏差。对策是增加确认环节，签样时用塞尺或测试电感量来检查；
• 磁芯材质有差异：不同批次的磁芯，磁导率可能存在差异。特别是A_L值，批量产品之间可能有5%到10%的偏差。

遇到这些情况，我会先用网络分析仪或LCR表测量磁芯的A_L值和饱和特性，对比数据手册。如果差异太大，就要换磁芯批次或调整匝数。这个排查思路不只是用于样品阶段，对生产阶段的品质控制也一样有效。

5.2 温升过高：绕组损耗还是磁芯损耗

有一次测试，平面电感温度超过预期。从热成像看，热点在绕组区域，推测是铜损太大。用LCR表测了交流电阻，发现100kHz下AC电阻达到了直流电阻的四倍多。问题出在铜箔厚度和绕组布局上，走线太宽，在窗口里形成了较强的边缘磁场，导致涡流损耗集中。

针对这个情况，我把单层宽铜箔改成了两层较窄的并联结构，同时在串联处断开，让每层的电流路径更均匀。改版后，交流电阻下降了将近40%，温升也降下来了。

如果是磁芯本身发热严重，看热成像通常表现为磁芯中心温度最高。对策是减小磁通摆幅，也就是增加匝数或改用更大截面积的磁芯，或者换低损耗的磁芯材料。有时候气隙处的边缘磁通导致附近铜箔局部发热，热像中表现为绕组局部变色，这就需要用分布式气隙或把铜箔边缘做倒角处理。

5.3 绕组的机械强度与长期可靠性

平面磁件的PCB绕组在多次热循环后，可能出现焊盘开裂或过孔断裂的问题，尤其是大电流路径的过孔。原因主要是铜和基材的热膨胀系数不一样，在温度反复变化时，过孔会承受应力。

提升可靠性的手段包括：

• 关键过孔用填充树脂的过孔，增强机械强度；
• 在过孔周围加环形泪滴或加固焊盘；
• 大电流走线的宽度尽量加宽，减少局部温升；
• 组装完成后做冷热冲击测试，确认磁性元件和PCB的连接没有失效。

装配时还要注意磁芯与PCB绕组之间的固定。磁芯和PCB的接触面如果长期处于振动环境中，最好用胶水或绝缘胶带固定。我个人经验是使用有机硅胶，它有一定的弹性，在热胀冷缩时不会因为刚性过大造成PCB翘曲。

5.4 平面磁件的EMI问题排查思路

平面磁件对EMI的帮助主要是可控性强，但并不天然就是低EMI。它可能是因为分布电容大，形成了额外的共模路径。排查EMI问题时，我有一套固定的逻辑：

先区分是差模还是共模超标。用频谱仪看超标频点，结合拓扑开关频率判断，比如开关频率300kHz，超标频点如果是600kHz、900kHz、1.2MHz等整数倍，一般是差模主导；如果超标频点不在开关频率整数倍附近，而是宽带噪声，更多的是共模问题。

确定共模问题后，把重点放在原副边之间的寄生电容和散热路径上。在允许的范围内，尝试减少原副边交叠面积、增加屏蔽层、改变屏蔽层的接地位置。有时候只在变压器旁边加一个几皮法的Y电容，就能显著降低共模电流。平面磁件的可重复性好，每次改动后的结果都很有参考价值，这是绕线元件难以做到的。

6. 设计与选型过程中的独家经验

6.1 优先考虑热仿真和磁仿真

新手做平面磁件，容易直接建模打样，然后靠试错调整。这个路子不仅慢，而且方向容易跑偏。我的习惯是先做一轮快速仿真：

• 磁仿真：用有限元工具看磁通密度分布、电感量和饱和情况。哪怕模型简化一些，也能极大地辅助选择磁芯尺寸和气隙方案；
• 热仿真：将磁芯损耗和绕组损耗作为热源输入，看整体温度分布。热仿真的价值在于可以提前发现局部热点位置。

仿真精度不追求和实测完全一致，但趋势判断很重要。如果仿真显示某个区域磁通密度过高或者温度超限，动手画板之前就能修正设计，这样能省下大量的时间和成本。

6.2 PCB叠层和制作工艺的谈判技巧

和PCB板厂沟通平面磁件的工艺要求，沟通不到位很容易出问题。下面这些信息最好写进加工说明里：

• 明确铜厚是成品铜厚还是基铜厚度，有些板厂用“基铜+电镀”的计算方式，实际成品会略厚；
• 明确阻抗、线宽公差。平面磁件对绕组电阻值敏感，线宽公差过大会直接影响直流电阻；
• 对关键层的层间介质厚度要指明，因为分布电容和间距强相关；
• 要求做铜厚均匀性检查，特别是大铜皮区域，电镀不均可能导致边缘铜厚比中间厚不少。

有一次我在一个四层板设计里，指定了FR4基材和层间厚度，但没有提出半固化片厚度公差，结果板厂用了一种较薄的PP，导致层间距离比设计值小了约20%，分布电容明显增大。后来在工艺说明里加了层压厚度要求，问题就解决了。

6.3 从样品到量产的过渡注意事项

样品验证通过后，不代表可以直接量产。平面磁件在量产阶段有几个坑需要提前关注：

• 磁芯供货一致性：大批量采购磁芯时，不同生产批次的A_L值和损耗特性可能不同。建议在物料承认阶段要求磁芯供应商提供详细的批次测试报告；
• PCB板厂的工艺漂移：换板厂或换了半固化片批次，层压厚度可能变化，这会直接影响分布电容耦合。量产前做一个首件确认流程很有必要；
• 装配夹具设计：磁芯安装的一致性靠装配夹具保证。如果夹具松动或定位精度差，磁芯偏位会造成电感量偏移。生产中每个班次都要做首件检测；
• 气隙公差：研磨气隙的公差在量产中可能偏大，可以在物料规格里加严公差要求，还要特别标明测量方法。因为气隙的测量很容易受到毛刺等因素影响。

这些环节在样品阶段容易被忽略，因为它们只影响细微的制造参数，但量产后直接影响良率。我踩过这类坑，所以现在都会提前在试产阶段就把这些问题梳理清楚。

6.4 材料选型方面的一些补充

平面磁件可选的材料组合很丰富，这里说几个常见的：

磁芯方面，功率铁氧体是首选，PC95属于宽温低损耗型，在100kHz到500kHz表现都不错；DMR95的饱和磁密高一些，抗饱和能力更强。如果频率超过1MHz，转而用镍锌材料，但它的饱和磁密较低，需要关注。

PCB基材方面，标准FR4在温度稍高时损耗会明显增大，尤其是层间绝缘层。做高功率密度产品时，使用高Tg（玻璃化转变温度）FR4或者陶瓷填充板材会更稳妥。高频应用可以选罗杰斯这类高频板材，但成本较高，权衡后决定。对于超高频或极端温度场合，也可以考虑用陶瓷基板做绕组，不过成本更高，工艺难度也更大。

还有一点不能忽略的是导体的选择。常规是铜箔，但超高频下也可以考虑银或金等导电性更好的材料。当然成本会更高，通常只有射频或特殊场合才会用。实际项目里，处理好铜箔的厚度和形状设计，一般已经能满足性能要求。