1W双输出DC-DC转换器设计：从拓扑、布局到测试

做低功耗产品的朋友，肯定遇到过这种尴尬：系统里明明只要几十毫安的电流，却要找一路正压、一路负压，或者一路隔离的 3.3V 加一路 5V。单独加两个转换器，成本翻倍、体积翻倍、BOM 也复杂得一塌糊涂。这类需求其实一直都有，但真正便宜的方案不多，直到这几年 1W 级双输出 DC-DC 转换器批量出现，才算是把这个口子给堵上了。我最近在一个手持仪表项目里正好用了这类器件，从选型到调板踩了一遍，有些东西值得记录下来。

这类器件的宣传点很直接：一颗芯片，两路输出，总功率 1W，成本压低到单路方案的水平。听起来不复杂，但真正用起来你会发现，双输出的意义远不止"多了一路电源"这么简单。它牵扯到拓扑选择、负载分配、PSRR、启动时序，甚至 PCB 布局都得重新想。这篇就把我实际用的方案、踩过的坑、测过的数据一次说清楚。

1. 先搞清楚双输出到底在解决什么问题

1.1 正负电源供应商的"最后一公里"

运放、传感器调理电路、音频电路，这些模拟器件对正负对称电源有执念。±5V 或 ±15V 对运放的共模输入范围和输出摆幅来说太友好了，很多仪表级电路干脆直接把电源架构定成"主控用 3.3V，模拟前端用 ±5V"。以前的做法是先做一路 5V，再用负压电荷泵做一路 -5V，或者用带反相拓扑的 DC-DC。两路独立电源模块，占板面积轻松超过 10mm x 10mm，对今天寸土寸金的便携设计来说太奢侈。

双输出 DC-DC 的意义在于把"产生正负电源"这件事集成化。一颗芯片内部做一个功率级，通过变压器绕组或者电容电荷泵分配能量，外部加几个电容电阻就能输出一对对称电压。1W 的功率档位刚好覆盖了运放加传感器的典型功耗：一对低功耗运放的静态电流加在一起也就几毫安，传感器激励再加几毫安，算上负载波动，300mA 级别能做到，总功率 1W 绝对够用了。

1.2 隔离与非隔离：两套玩法各有所需

双输出 DC-DC 里还有一个容易被忽略的分类：隔离和非隔离。

非隔离方案主要服务刚才说的正负电源场景，芯片内部是 Boost + 反相电荷泵，或者 SEPIC 变体，输入输出共地，结构简单、效率高、成本低。隔离方案则是为了满足 RS-485、CAN 总线、IGBT 驱动这些需要"电气隔离"的场景，输入侧和输出侧没有直流通路，能量通过内部微型变压器传递。这类器件通常输出的不是正负电压，而是两路相互隔离的独立电压，比如一路 3.3V 给逻辑侧、一路 5V 给总线侧，两边没有共同的地，全靠变压器耦合。

从成本角度看，非隔离的双输出芯片能做到 3 到 5 元人民币的量级，隔离方案因为要封装变压器和高压隔离工艺，价格翻几倍。1W 这个档位隔离模块现在也被打下来了，国产方案十几块钱能拿下。选型时千万别搞混，先想清楚你的"双输出"是正负电源还是隔离电源，两者的设计思路完全是两码事。

1.3 1W 档位的真实覆盖能力

很多人看到 1W 第一反应是"太小了，能干啥"。实际上 1W 在双输出场景下的能力比想象中强。以 ±5V 输出来算，1W 总功率对应每路 100mA。低功耗运放像 OPA2333（每个通道 17µA 静态电流）、MCP6V11 之类的零漂移器件，一对运放加上基准源和传感器电桥，总电流消耗很难超过 15mA。你甚至能用这个 100mA 去驱动一个小型风扇、一个微型泵或者一组 LED 驱动电路。

如果电源是给MCU、闪存、无线模块这类数字负载用的，双路独立输出的优势更明显。有的芯片支持 3.3V + 5V 或者 1.8V + 3.3V 的组合，一路给核心逻辑供电，一路给 IO 或外设供电，比两个单路 buck 的成本低得多。1W 对多数 MCU 系统绰绰有余，Cortex-M0 级别的主控全速跑也就 10mW 上下，加个 LoRa 模块发射瞬间 100mW 左右，1W 的余量接近十倍。

2. 低成本双输出的拓扑路线：哪种方案最划算

2.1 三条主流路线对比

做双输出小功率电源，业界主要走三条路线。我直接对比一下它们的优劣势。

Boost + 反相电荷泵是我这次实际采用的路线。原因很简单：成本。整颗芯片内部的功率管、控制逻辑、基准全集成，外部只需要 4 个电容加 1 个电感，BOM 总成本掰着指头算都能压到 5 元以内。电荷泵方案的负压输出天生带一点开关噪声，但对付运放电源足够了，在输出端加一颗 1µF 陶瓷电容和一颗小 ESR 的钽电容能压住大部分毛刺。

反激多绕组路线多见于隔离模块。它的优势是可以做到真正的"隔离 + 双路独立"，代价是需要定制变压器，这个变压器既是成本大户也是设计门槛。我接触过几个国产隔离模块方案，内部用的都是微型平面变压器，把线圈直接做在 PCB 或陶瓷基板上，一致性比手绕变压器好太多，但这套工艺注定 DIY 玩家很难自己复现，直接买模块更实际。

双路独立 Buck 的成本最高，但对某些场景是唯一解。比如一路 1.8V 给 FPGA 核心、一路 3.3V 给外设，两路压差大、负载动态范围大，电荷泵和反激都很难同时兼顾两路的高性能。好在 1W 这种小功率档位对动态响应的要求没那么苛刻，如果没有特殊需求，低成本路线完全够用。

2.2 电荷泵负压的隐藏成本

Boost + 反相电荷泵听起来最省，但有个隐藏成本容易被新手忽略：负压输出的带载能力。

电荷泵的本质是用电容搬运电荷，等效输出阻抗跟开关频率和飞跨电容的容值直接相关。公式是 R_eq ≈ 1 / (f_sw × C_fly)。开关频率 1MHz，飞跨电容用 1µF，等效阻抗就是 1 欧姆。你拉 50mA 电流，负压本身就要掉 50mV，这还没算电荷泵内部开关管的导通电阻。如果飞跨电容偷懒只用了 100nF，等效阻抗直接跳到 10 欧，50mA 负载下掉 0.5V，负压输出已经不是 -5V 而是 -4.5V 了。

这颗电容必须选低 ESR、高容值的陶瓷电容，X7R 或 X5R 材质，封装能大就大。我看过一些参考设计把飞跨电容标成 0.47µF 或 1µF，实际量产时因为成本压力被换小，结果负压带载测试直接翻车。这是"低成本"最容易踩的坑——不是所有节省都是划算的。

2.3 什么时候不该省

低成本不等于无脑用最便宜方案。有三个场景我建议直接放弃电荷泵路线：

1. 负压负载超过 50mA，或者正负压负载严重不对称（比如正压 80mA、负压 20mA，电荷泵要浪费大量能量）
2. 负载对噪声极其敏感，比如给 24 位 sigma-delta ADC 的参考源供电，电荷泵的开关噪声极难彻底滤除
3. 输入电压范围宽（比如 2.5V 到 5.5V），Boost 部分要在宽范围内保持稳定，电荷泵的负压也要跟着变，设计复杂度飙升

这三种场景直接选双路独立输出、或者隔离反激方案，贵一点但是能少折腾两周。

3. 电路设计与元器件选型：从计算到落地

3.1 一个参考设计：3.7V 锂电池转 ±5V/±100mA

我这次做的是单节锂电池输入（3.0V-4.2V），输出 ±5V、每路 100mA。芯片选择的原则是：内部集成功率管、开关频率高于 1MHz、内置软启动、带过流保护。市面上这类芯片很多，核心参数上重点看三点：输入电压范围、最大输出功率、电荷泵开关频率。

电感的选择是第一个关键点。Boost 拓扑的电感值决定了电感电流纹波，一般取满载电流的 20%-40% 作为纹波电流。对 1W 级方案，输入最大平均电流约 0.4A，纹波电流选 0.12A，开关频率 1.2MHz，输入 3.7V，开关导通时的电感压降约 3V（导通管压降按 0.3V 估算，另外要出去整流管压降），电感量 L = V × t_on / ΔI，V 取 3V，t_on 按占空比 40% 和 1.2MHz 算约 333ns，L = 3 × 333ns / 0.12A ≈ 8.3µH，取标称值 10µH。饱和电流要留足余量，峰值电流 = 平均电流 + 1/2 纹波 ≈ 0.46A，选饱和电流 1A 以上的电感，DCR 控制在 200mΩ 以下，效率才有保障。

输出电容和飞跨电容前面说了，X7R 材质，正压输出用 2×4.7µF，负压输出用 4.7µF + 1µF 的组合。注意负压输出的电容不能只靠一颗，电荷泵的输出噪声比 Boost 部分高，多一颗小容值电容并联有助于降低高频阻抗。

3.2 关键元器件的选型原则

按我的经验，低成本电源方案的元器件选型只需要守住五个原则：

1. 电感的饱和电流留 1.5 倍以上余量。小功率电感最容易在过流或启动瞬间饱和，饱和后电感量骤降，电流飙升，芯片过流保护被触发，表现为输出电压拉不起来。
2. 反馈电阻用 1% 精度，温漂系数 50ppm 以内。基准电压本来精度就有限，反馈电阻再漂一点，输出精度就没法看了。
3. 输入端的陶瓷电容至少 10µF，放在芯片输入脚和地之间，距离尽量短。这颗电容的作用是吸收输入电流的瞬态变化，防止输入电压跌落导致 Boost 工作异常。
4. 飞跨电容耐压要够。负压输出 -5V 时，飞跨电容两端能看到接近输入电压加输出电压的压差，耐压 16V 起步，25V 更稳。
5. 输出整流二极管用肖特基。小功率 Boost 一般内部集成同步整流，但如果是外置二极管方案，必须用肖特基，反向恢复时间短，导通压降低，对效率影响很直接。

3.3 效率链路拆解：从输入到双路输出的能量账

很多人在双输出电源上算效率时犯一个错误：用 输出功率 / 输入功率 直接算，然后发现效率比单路 Boost 低不少，怀疑芯片有问题。其实这是双输出的正常现象。

以 Boost + 反相电荷泵为例，能量流动分两段：第一段 Boost 从 3.7V 升到 10V（为了后面电荷泵翻出 -5V 需要一个中间电压），效率按 90% 算；第二段电荷泵从 10V 翻成 -5V，理想情况下能量效率是 100%，但实际电荷泵的等效电阻和开关损耗会让效率掉到 90% 左右。两段串联，总效率 = 0.9 × 0.9 = 81%。这不算低，但比单路 Boost 的 90% 确实有差距。

更重要的是，如果正压和负压负载不对称，电荷泵部分会有额外的功率损耗。假设正压输出 5V/80mA，负压输出 5V/20mA，中间电压 10V 时，电荷泵要把 20mA 的负压电流折算成中间电压上的电流，这个折算过程在非对称负载下会导致电荷泵输入电流增加，损耗也随之增加。所以双输出电源一定要关注两路负载的对称性，能对称就对称，不能对称就要在效率预算里留出 5% 的余量。

4. PCB 布局与测试踩坑实录

4.1 双输出电源的环路与地线布局

小功率 DC-DC 的 PCB 布局核心就一句话：电流回路越小越好。双输出比单路多一条能量回路，布局难度直接翻倍。

Boost 部分的电流回路包括输入电容到电感、电感到开关节点、开关节点到输出电容、输出电容回到输入电容的地。电荷泵部分则包括飞跨电容的充电回路和放电回路。所有回路都要尽可能短，尤其是开关节点（SW）和飞跨电容的两个节点，它们上有高频方波，走线长一点就是天线，EMI 和纹波都会恶化。

地的处理上，我建议采用单点接地：输入电容的地、输出电容的地、芯片的 AGND/PGND 先汇聚到一个小的铜皮区域，再通过过孔连接到主地平面。模拟负载的参考地不要直接接到 DC-DC 的输出电容上，而是在负载附近单独引出，避免开关噪声耦合进模拟地。

4.2 纹波实测：双输出串扰的教训

第一次打样回来，我测正压输出纹波，正常，大概 20mV 左右；测负压输出，发现纹波异常高，有近 80mV，而这 80mV 的频率成分是正的开关频率，不是电荷泵频率。这个现象说明负压输出受到正压侧的耦合干扰。

排查过程比想象中曲折。我先怀疑是飞跨电容走线跟正压输出走线靠太近，改了布线后只有轻微改善。后来用近场探头扫了一遍，发现耦合路径根本不是线路之间，而是共享的地回流路径——负压输出的地电流和正压输出的地电流在芯片的 AGND 焊盘汇合时产生了公共阻抗耦合。解决办法是：负压输出的地单独用一条短粗走线连接到芯片的地焊盘，正压输出的地同样处理，两路不在芯片外部共享地走线。改完后负压纹波降到 30mV 左右，虽然仍比正压高，但已经在可接受范围内。

这个案例的直接结论是：双输出的地回流必须分开规划，哪怕最后汇聚到同一个点，也要保证它们在到达汇聚点之前没有共同阻抗。

4.3 启动时序问题：负压比正压慢半拍会怎样

第二个坑更隐蔽。示波器看启动过程，正压输出在几百微秒内爬到 5V，负压输出因为要等中间电压建立，晚了大概 200µs 才到 -5V。这 200µs 里，如果运放已经上电，正电源有了、负电源还没到，运放输出就会异常偏置。

问题在于，运放的正负电源引脚之间如果有保护二极管（内部 ESD 结构常见），正压已经建立而负压没到，电流会通过 ESD 二极管从正压流到负压引脚，轻则导致运放输出异常，重则损坏 ESD 保护结构。解决方案有三个方向：

1. 调整外部软启动电容，让正负压的启动时间尽量同步（但受拓扑限制，不可能完全一致）
2. 在运放电源引脚前加一个延迟电路，等负压稳定后再给运放供电
3. 如果系统里有主控，用使能脚控制运放的供电，或者让主控等负压建立后再开始采样

我最后的做法比较简单：给运放供电的 LDO 使能脚接到了负压输出的分压电阻上，负压不到阈值，LDO 就不启动。多花了一颗电阻，但彻底解决了时序问题。

5. 从规格书到量产：哪些参数必须盯死

5.1 数据手册里容易被忽略的三组数据

选型时大家都会看输出电压、输出电流、效率曲线，但有三组数据很多人只扫一眼，量产后才发现问题。

第一组是负载调整率（Load Regulation）。双输出芯片的负载调整率通常只标"典型值"，而且是在一路满载、另一路空载的条件下测的。如果你的应用是两路负载同时变化，实际调整率可能比规格书差 2 到 3 倍。我的做法是拿到芯片后先做交叉负载测试：一路满载、另一路从空载到满载扫一圈，记录输出电压变化，确保在系统负载范围内输出精度可接受。

第二组是静态电流（Quiescent Current）。1W 模块本身效率可以，但静态电流如果太高，轻载待机就会很亏。有的芯片宣传"1µA 关机电流"，但待机（非关机）电流却标着 50µA，电池供电产品算待机功耗时往往在这里翻车。我这次选的芯片待机电流 18µA，对需要常年待机采集的系统来说勉强能接受，如果你做的是纽扣电池供电的温湿度计，建议找带真关断功能的型号，或者用负载开关把整个电源关掉。

第三组是输出纹波/噪声的完整频谱。规格书只给一个 mVpp 数值，实际双输出场景下，纹波的频谱特性比峰值更重要。如果纹波集中在电荷泵开关频率附近，模拟电路很容易耦合；如果分散在宽频带，反而好滤除。有条件的话用频谱分析仪看一下输出噪声的分布，再决定输出滤波器怎么设计。

5.2 参考设计改版时的"省钱陷阱"

我看到过太多人为了省几毛钱，把参考设计里的电感从 10µH 换到 4.7µH，电容从 X7R 换成 X5R，甚至从 0805 封装改到 0603，然后产品出现各种离奇问题。小功率 DC-DC 的设计余量本来就不大，每一个元件的参数都跟环路稳定性和纹波性能强相关。

以电感为例，4.7µH 和 10µH 在满载时都能工作，但 4.7µH 的电流纹波大一倍，输出纹波跟着变大，环路相位裕量也会减少，最典型的表现是负载跳变时输出电压出现振荡。电容从 X7R 换成 X5R，容值随温度和电压的变化率大得多，DC 偏压下有效容值可能只剩标称值的 50%，输出滤波性能直接腰斩。

我的建议是：先按参考设计原封不动地做一版验证，确认性能裕量后再逐项替换便宜元件，而且每次只替换一种，实测性能变化后决定是否继续。这样能最大化省成本，又不会出现"省了 2 毛钱，回来 2000 台要返工"的惨剧。

5.3 个人经验：低成本器件也需要完整测试

最后分享一点我个人的习惯。低成本 DC-DC 芯片因为制程工艺和测试覆盖的差异，批次之间的参数一致性可能不如昂贵的高端芯片。我在项目量产前一定会做三件事：

第一，样品阶段至少测 5 颗不同批次芯片的效率曲线和纹波数据，确认一致性。同一颗芯片不同批次漂移 5% 的效率、纹波翻倍的情况我碰到过。

第二，做极限温度测试。小功率器件最怕的不是常温性能差，而是高温下热关断过早、低温下启动困难。把板子放到 -20℃ 和 +60℃ 环境各跑 2 小时，观察输出电压和纹波变化，很多隐藏问题只有在这种条件下才会暴露。

第三，用电子负载做动态负载测试。程序里写一段每秒从 10mA 跳到 100mA 的循环负载，双输出同时加这种跳变，看输出电压过冲是否会超过负载允许范围。静态测试看不出来的环路稳定性问题，动态测试一抓一个准。

小功率双输出 DC-DC 是个"看起来简单、做起来讲究"的门类。把拓扑原理吃透，把布局和时序的细节处理好，再花点时间做完整的测试验证，这类器件能给自己省的成本和面积空间是实打实的。如果一开始就抱着"反正功率小随便画一画"的心态，那后面排错花掉的时间，大概率比省下的元器件成本贵得多。