2026年5月25日，在上海举行的第56届IEEE国际电路与系统研讨会（ISCAS）上，华为半导体业务部总裁何庭波发布了一个全新的半导体基础理论──“韬(τ)定律”。她在题为《半导体新路径探索与实践》的主旨演讲中指出，该定律以“时间常数τ缩微”替代传统的几何缩微作为提高芯片性能的新指导原则。何庭波介绍，华为将通过“逻辑折叠”等创新技术体系，持续压缩信号在器件、电路、芯片乃至系统各层级的传播时延，不断提升晶体管密度和整体性能。
据了解，华为已在过去六年里基于该定律设计并量产了381款芯片，其中即将于2026年秋季发布的麒麟芯片首次采用逻辑折叠技术，性能大幅跃升；公司预测到2031年，高端芯片的有效晶体管密度将达到相当于1.4纳米制程的水平。
此次“韬τ定律”宣布引发业界广泛关注。此前五年来，华为在全球多国面对严格的技术和市场限制。自2018年以来，美国陆续出台了一系列措施禁用华为设备，例如2018年5月五角大楼下令从美军基地商店撤下华为手机和相关设备；2019年5月，美国将华为列入实体清单，导致包括谷歌在内的多家美国企业切断了与华为的合作。美国司法部还于2019年1月对华为及其CFO孟晚舟提起共23项刑事指控。这些制裁一度重创华为业务，使其海外网络设备和智能手机市场份额大幅下滑。
尽管面临重重困难，华为依然在技术领域不断突破。2023年8月，华为悄然发布了搭载自主研发麒麟9000s芯片的Mate60 Pro手机，并通过多家中国科技博主的实测宣称实现了5G通信能力；这表明华为已掌握了在无外部高端光刻支持下开发5G芯片的能力。此外，华为还推出了鸿蒙操作系统（HarmonyOS），自2019年起应用于智能手机、平板、智能手表等多种终端，意图打造一个与Android、iOS并肩的新生态。同时，华为旗下的盘古系列大模型也在企业级和行业应用中得到推广；面向企业市场的GaussDB数据库于2019年推出，标志着华为在数据库领域向IBM、甲骨文等传统巨头发起挑战；服务器级的华为EulerOS/Linux系统也在不断迭代，用于支持国产“鲲鹏”ARM处理器。这些技术布局显示，华为正在芯片设计、人工智能、操作系统和企业级软件等多个领域同步发展，目标直指包括高通、英伟达、台积电、英特尔、ARM、三星等在内的西方科技巨头。
摩尔定律与先进制程的挑战
过去50多年，摩尔定律一直是半导体行业发展的经验规则：每隔18–24个月，芯片上可容纳的晶体管数量约翻一倍，相应性能获得倍增。然而，摩尔定律所依赖的“几何缩微”正面临物理极限和经济成本的双重瓶颈。一方面，随着晶体管尺寸接近纳米级别，进一步缩小几乎触及物理极限，对性能提升的边际收益显著减小；另一方面，先进制程的研发和制造成本急剧上升：据统计，台积电投资一个3纳米晶圆厂的成本可能超过200亿美元，研发一项领先节点芯片的预算也高达数亿美元。在此情形下，单纯追求晶体管尺寸更小已越来越难以支撑性能和成本的平衡。超越7nm节点后“纯粹的尺寸缩小带来的回报已经趋于平缓，最先进节点的芯片设计预算已超过每片十亿美元，每晶体管成本也不再下降。
同时，实现最尖端工艺需要全球化的超级工业链和装备。以EUV（极紫外光刻机）为例，最顶级的7nm及以下制程依赖EUV来刻写纳米级图案。但是EUV光刻机极其复杂，需要荷兰ASML与德国蔡司等多国厂商合作：系统以每秒喷射约5万枚锡滴为激光靶体，由总功率可达40千瓦的CO₂激光器逐一点燃，生成13.5纳米波长的极紫外光用于曝光。正如ASML官方所述，一台光刻机80%以上的零部件来自全球供应商，涉及光学、激光、真空环境和材料等多学科尖端技术，没有任何一个国家能独自完成整机制造。因此，摩尔定律驱动下的“更小晶体管”路径，对大多数组织来说变得难以为继。
“韬τ定律”的核心思想
在这样的行业背景下，华为提出了“韬τ定律”，其核心是将芯片和系统进步的度量从几何尺寸转向“时间”层面。具体来说，韬定律以**τ（系统特征时间）**为统一优化目标，涵盖了从单个晶体管开关到整个云数据中心任务完成时间的广泛范围。换言之，不再仅仅关注晶体管有多小，而是关注完成给定任务需要多久；各层级设计的任务都变成“让任务时间更短”。论文摘要指出，这一原则跨越了十二个数量级，将单一优化目标τ应用于整个计算堆栈。
为实现这一目标，华为提出了一套多层级协同优化的方法。在器件层面，通过优化晶体管结构和互连线路的电阻电容参数，从物理底层最小化器件级的时间常数τ。在电路层面，华为引入了逻辑折叠(Logic Folding)技术，将电路打破传统平面布局、分成多层3D堆叠结构。这一做法相当于把芯片“盖成了摩天大楼”，将原本在平面上间隔遥远的逻辑单元通过垂直互联紧密连接，从而显著缩短关键路径上的连线长度，降低信号传输的RC负载。根据华为的初步验证，在一款移动SoC上应用逻辑折叠后，相同工艺节点下实现了晶体管密度提升约55%、能效提高约41%，性能有了大幅跃升。
在芯片层面，韬定律强调“软硬一体”的全栈协同设计：根据实际的工作负载，对指令流和数据流进行细粒度控制，提高系统并行度，降低端到端执行时延。在系统层面，华为提出了重构计算互联的新框架，比如定义了统一内存寻址和原生内存语义的灵衢总线，以及将计算与高速光互连结合的3D异构“扁平化”结构（Hi-ONE光I/O等），以减少跨处理器、跨机架通信的延迟。总体而言，韬定律要求各层级都围绕“更短τ”这一共同目标进行优化，使得从芯片制造商到架构师再到系统软件团队的工作可以在同一时间单位下进行价值衡量。
与传统路线的对比及未来展望
与摩尔定律侧重通过工艺进步来增加晶体管数量不同，韬定律为性能提升提供了新的思路。用一个简单比喻来说明：如果摩尔时代是把平面社区内的住房空间做得更小，堆砌更多平房；那么韬定律则是把这些平房换成多层高楼，同时修通电梯、天桥和地下通道，让人们移动更高效——这样在总占地不变的前提下，人口容量大幅增加（性能提升）。理论上，这些改进无需依赖最尖端的光刻设备，只要应用在现有成熟工艺节点上就能获益。比如何庭波提到，按照韬定律思路设计的2026年麒麟芯片，在不使用EUV设备的条件下就能达到与国际竞争对手2~3nm节点相当的性能水平。而按照华为公布的路线图，如果到2031年能结合这些技术，华为预计高端芯片的有效晶体管密度可以相当于“1.4nm”工艺节点，超越传统摩尔定律的预期。
需要强调的是，目前这些想法更多来自理论和初步验证，需要经过产业界更长时间的实践检验。尽管如此，在华为看来，韬τ定律已被视为取代摩尔定律的继任者：这一定律首次将整个计算系统的优化目标统一到“时间”这一物理量上。在未来几年，随着计算需求持续激增，技术路线将从“节点竞争”转向“时间竞争”，各行各业的硬件和软件开发者都将围绕更快完成任务来创新。正如华为官方与媒体所述，这一理论提出在中国处于全球科技竞争风口之时，意味着国内团队试图在没有最先进装备的情况下另辟蹊径，实现弯道超车。对于半导体产业而言，这标志着一种跨越摩尔时代的新思考模式。
