本文档涵盖 21 种常见硬件 PCB 串行通信协议，涵盖外设连接、显示、摄像头、存储、网络、高速互连等场景。每种接口均包含协议概述、引脚定义与PCB 走线要求。
① USB
从 12Mbps 到 40Gbps，差分信号传输（D+/D-/TX/RX/双），用于外设连接、数据传输和设备充电。
引脚：D+,D-,TX+,TX-,RX+,RX-
PCB 走线要求
| 项目 | USB 2.0 (High Speed) | USB 3.0/3.1 (SuperSpeed) |
|---|---|---|
| 特性阻抗 | 90Ω 差分（±10%） | 90Ω 差分（±10%） |
| 差分对走线 | D+/D- 紧密耦合，保持对称 | TX/RX 各自成对，两对间距 ≥20-30mil 防串扰 |
| 等长要求 | 对内偏差 < 50mil（1.27mm） | 对内偏差 < 5-10mil（0.25mm） |
| 线宽线距 | 取决于叠层，典型微带线 W/S = 5/5mil ~ 10/6mil | 需用阻抗计算器精确计算，制造公差 ±10% |
| 参考层 | 完整 GND 平面，不可跨越分割区 | 完整 GND 平面（必须） |
| 过孔 | 尽量减少；换层时加 GND 缝合过孔 | 尽量减少；长度 >1inch 建议背钻 |
| 板材 | 标准 FR4 | 低损耗 FR4 或更好 |
| ESD 防护 | ESD 二极管靠近连接器，信号线穿过而非绕过 | 同左 |
② PCIe
点对点串行差分对（Tx/Rx），每个通道（Lane）两对差分线 x1/x4/x8/x16 扩展带宽。
通道：Lane 0 (Tx/Rx)~Lane n (Tx/Rx)
PCB 走线要求
| 项目 | Gen3 (8GT/s) | Gen4 (16GT/s) | Gen5 (32GT/s) |
|---|---|---|---|
| 特性阻抗 | 85Ω 差分（±10%） | 85Ω 差分（±10%） | 85Ω 差分（±10%） |
| 差分对走线 | 2S~3S 紧耦合，禁止 90° 拐角，45° 或弧形 | 同左 | 同左 |
| 等长要求 | 对内偏差 < 5mil；通道间匹配 100-200mil | 对内偏差 < 5mil | 对内偏差 < 5mil |
| 线宽线距 | 用场求解器计算（Polar SI9000），不与 5/5 经验值混用 | 同左 | 同左 |
| 参考层 | 完整 GND 平面，不跨分割 | 完整 GND 平面 | 完整 GND 平面 |
| 过孔 | 背钻强烈建议，信号过孔旁放 GND 缝合过孔 | 背钻必须 | 背钻必须 |
| 板材 | 标准/低损耗 FR4 | 低损耗（Megtron 6/7） | 超低损耗（Megtron 7/8） |
| 最大板级走线 | < 12 inch | < 8 inch | < 5 inch |
| AC 耦合电容 | 176nF，靠近发送端 | 220nF，0402 封装 | 220nF，0402 封装 |
③ I²C
两线制（SCL 时钟线，SDA 数据线），开漏输出需上拉电阻，100kbps（标准）~ 3.4Mbps（高速）。
引脚：SCL,SDA,VCC（上拉）
PCB 走线要求
| 项目 | 要求 |
|---|---|
| 特性阻抗 | 非强制（低速总线），无需严格控制 |
| 拓扑 | 菊花链（Daisy Chain），禁止星形拓扑 |
| 走线长度 | 尽量短，SCL/SDA 大致等长 |
| 上拉电阻 | 4.7kΩ 起步，多从设备/长走线降为 2.2kΩ~1kΩ；靠近主设备放置 |
| 电容 | 禁止在 SDA/SCL 线上加电容（会严重拖慢上升沿）；仅 VCC 端加 0.1µF 去耦 |
| 隔离 | 远离开关电源、晶振、大电流走线；若必须交叉则 90° 垂直交叉 |
| 多电平 | 若主从电平不同（如 3.3V/5V），使用 PCA9306 等 I²C 电平转换器 |
④ SPI
四线制（SCLK, MOSI, MISO, CS），片选选择从设备，无寻址，速率可达数十 MHz。
引脚：SCLK,MOSI,MISO,CS
PCB 走线要求
| 项目 | < 10MHz | 10-50MHz | > 50MHz（QSPI/OSPI） |
|---|---|---|---|
| 特性阻抗 | 不强制 | 建议 50Ω 单端 | 必须 50Ω 单端控制 |
| 拓扑 | 点对点 | 点对点 | 点对点（严禁分支/星形） |
| 等长要求 | 不强制 | SCLK ≥ MOSI/MISO；SCLK 适当加长 100-200mil | SCLK ≥ 数据线，数据线间偏差 < 50mil |
| 终端匹配 | 可不加 | 建议源端串联 22-33Ω（SCLK/MOSI/CS） | 必须源端串联 22-33Ω |
| 参考层 | 完整 GND 平面 | 完整 GND 平面 | 完整 GND 平面 |
| 串扰防护 | 3W 规则 | 3W 规则，SCLK/MOSI/MISO 成组走线 | 3W 规则，SCLK 用 GND 保护线或过孔栅栏隔离 |
⑤ UART
异步串行通信（TX, RX），无时钟，需约定波特率，常用于低速简单数据交换。
引脚：TX,RX
PCB 走线要求
| 项目 | 要求 |
|---|---|
| 特性阻抗 | 不强制（低速异步） |
| 等长要求 | 不需要（异步无时钟线） |
| 参考层 | 完整 GND 平面 |
| 源端匹配 | 建议 TX 端串联 33-100Ω 抑制振铃 |
| 串扰 | 多路 UART 间距 ≥ 3W，或加 GND 保护线 |
| ESD | 若引出到外部连接器，加 TVS 管靠近连接器 |
⑥ RS-232
单端串行接口，±5~15V，以信号地为参考，距离约 15 米，速率 ≤20kbps。
引脚：TXD（红）,RXD（绿）,GND（黑）
PCB 走线要求
| 项目 | 要求 |
|---|---|
| 特性阻抗 | 不强制 |
| 爬电距离 | RS-232 走线与低压逻辑走线间距 > 0.25mm（10mil）；考虑 ±25V 绝对最大值 |
| 过孔 | 尽量减少，避免高电压下电弧 |
| 连接器 | DB9 金属外壳接机壳地（保护地），非数字地 |
| ESD 防护 | TVS 管紧靠连接器放置；走线顺序：连接器 → TVS → 收发器 |
| 参考层 | 完整 GND 平面 |
⑦ RS-485
差分半双工，长达 1200 米，最多 32 个节点，需 120Ω 终端电阻匹配。
信号线：A(+),B(-)，终端电阻120Ω
PCB 走线要求
| 项目 | 要求 |
|---|---|
| 特性阻抗 | 120Ω 差分（±10%） |
| 差分对走线 | A/B 紧密耦合，一起走线，保持对称 |
| 等长要求 | A/B 偏差 < 5mm |
| 拓扑 | 直线菊花链，禁止 T 型分支/Stub |
| 终端电阻 | 120Ω 放在物理总线两端，电阻紧靠连接器或收发器 |
| 分裂终端 | 推荐 2×60Ω 串联 + 中点电容 4.7nF~47nF 到 GND（改善 EMI） |
| 参考层 | 完整 GND 平面 |
| ESD/防护 | 低电容 TVS（< 5pF）紧靠连接器；顺序：连接器 → TVS → CMC → 收发器 |
| 共模扼流圈 | 工业环境推荐加 CMC |
⑧ CAN
差分串行（CAN_H, CAN_L），最高速率 1Mbps，需 120Ω 终端，强错误检测与仲裁。
信号线：CAN_H,CAN_L，终端电阻120Ω
PCB 走线要求
| 项目 | 要求 |
|---|---|
| 特性阻抗 | 120Ω 差分（±10%），与电缆匹配 |
| 差分对走线 | CAN_H/CAN_L 紧密耦合，对称布线 |
| 等长要求 | 偏差 < 5mm |
| 拓扑 | 直线菊花链，避免 Stub；若不可避免，Stub < 10cm |
| 终端电阻 | 120Ω 仅放在总线两端节点；中间节点 DNP；推荐分裂终端（2×60Ω + 中点电容到 GND） |
| 参考层 | 完整 GND 平面，不可跨越分割 |
| EMC/ESD | TVS 管 + 共模扼流圈紧靠连接器；连接器 → TVS → CMC → 收发器 |
| 隔离 | 汽车/工业场景推荐隔离 CAN 收发器（如 ISO1042） |
| 板材 | 板内长度 < 10-15cm 可放宽；较长走线必须阻抗控制 |
⑨ I²S
数字音频总线，BCLK, LRCK, SD 三线，用于音频 Codec、DSP 等。
信号线：BCLK（位时钟）,LRCK（字选择）,SD（串行数据）
PCB 走线要求
| 项目 | 要求 |
|---|---|
| 特性阻抗 | 不强制控制，但建议 50Ω 单端 |
| 等长要求 | BCLK/LRCK/DATA 偏差 < ±150mil（约 4mm） |
| 拓扑 | 点对点（几乎总是） |
| 参考层 | 完整 GND 平面；不可跨越分割 |
| 层偏好 | 微带线（表层 + 相邻 GND 层）最佳 |
| MCLK | 最重要信号（如 24.576MHz），单独走线或加 GND 屏蔽 |
| 终端匹配 | 走线 > 4-6 inch 时加 22-50Ω 源端串联 |
| 串扰防护 | 远离模拟音频输入（MIC/Line-in）；加 GND 保护线；与其他高速信号间距 ≥ 3W |
| 去耦 | Codec 的 DVDD 脚旁放 0.1µF + 0.01µF；数字电源加磁珠隔离 |
⑩ SDIO
SD 卡协议扩展，4 位或 8 位数据，速率可达 200MB/s 以上，用于 Wi-Fi/蓝牙等外设。
引脚：CLK,CMD,D0~D3
PCB 走线要求
| 项目 | 标准模式（≤25MHz） | 高速模式（UHS-I SDR50/104，208MHz SDR） |
|---|---|---|
| 特性阻抗 | 不强制 | 50Ω 单端 |
| 等长要求 | 宽松 | CLK 最长或等长于 DATA/CMD；偏差 < ±300mil（7.6mm）；DATA[0:3] 间偏差 < 50-100mil |
| 拓扑 | 点对点 | 点对点 |
| 终端匹配 | 上拉 10-50kΩ 靠近 Host | 阻抗控制后一般不需外部串联；若有振铃加 22-33Ω |
| 参考层 | 完整 GND | 完整 GND（不可跨分割） |
| CLK 隔离 | 宽松 | CLK 用 GND 保护线或过孔栅栏隔离 |
| 过孔 | 宽松 | 尽量减少；换层必须加 GND 缝合过孔 |
| 去耦 | 0.1µF + 10µF 靠近 VCC | 同左 |
⑪ JTAG
4/5 线（TCLK, TMS, TDI, TDO, 可选 TRST）菊花链连接，用于调试、边界扫描、编程。
信号线：TCK,TMS,TDI,TDO,TRST（可选）
PCB 走线要求
| 项目 | < 5MHz | > 10MHz（高速调试器） |
|---|---|---|
| 特性阻抗 | 不强制 | 50-60Ω 单端 |
| 等长要求 | 可忽略 | TCK 与 TMS/TDI/TDO 偏差 < 250-500mil |
| 拓扑 | 菊花链（多器件时 TDO→TDI 级联） | 同左 |
| 终端匹配 | 可不加 | TCK 源端串联 22-33Ω（靠近调试连接器） |
| 参考层 | 完整 GND | 完整 GND |
| 上拉/下拉 | TMS/TDI/TDO 加 10kΩ 上拉（防止调试器断开时浮空导致 JTAG 锁定） | 同左 |
| 连接器 | GND 与信号引脚交错排列（TCK-GND-TMS-GND-TDI-GND-TDO）降低串扰 | 同左 |
| Stub | 禁止 T 型分支，信号必须"一进一出"穿过每个器件 | 同左 |
⑫ MIPI DSI
显示接口，差分时钟 + 数据通道，用于智能手机、平板电脑显示屏排线。
信号组：CLK+/-,DATA0+/-,DATA1+/-,DATA2+/-
PCB 走线要求
| 项目 | 要求 |
|---|---|
| 特性阻抗 | 100Ω 差分（±10%） |
| 差分对走线 | 紧密耦合（边距 ≈ 线宽），对称布线，禁止 90° 拐角 |
| 等长要求 | 对内偏差 < 0.1mm（4mil）；数据 Lane 对时钟偏差 < 0.3-0.5mm（12-20mil）；数据 Lane 长度 ≥ 时钟 Lane；Lane 间偏差 < 0.1-0.2mm |
| 间距 | 不同 Lane 间距 ≥ 3W~5W |
| 参考层 | 完整 GND 平面，不参考电源层 |
| 过孔 | 尽量减少；必须换层时加 GND 缝合过孔 |
| ESD | 低电容 ESD（< 0.5pF）紧靠连接器 |
| 低速 LP 线 | 远离高速差分对 |
| 时钟 | DDR 时钟模式下等长格外严格（数据在上升沿和下降沿均采样） |
⑬ MIPI CSI
摄像头接口，差分时钟 + 数据通道，用于移动设备、安防监控图像传感器连接。
信号组：CLK+/-,DATA0+/-,DATA1+/-,DATA2+/-
PCB 走线要求
| 项目 | 要求 |
|---|---|
| 特性阻抗 | 100Ω 差分（±10%），与 DSI 相同 |
| 差分对走线 | 紧密耦合，对称布线 |
| 等长要求 | 对内偏差 < 0.1mm（4mil）；数据 Lane 对时钟偏差 < 0.3-0.5mm；多摄像头时各端口间也需等长 |
| 间距 | 不同 Lane 间距 ≥ 3W~5W |
| 参考层 | 完整 GND 平面 |
| 过孔 | 尽量减少；换层加 GND 缝合过孔 |
| ESD | 低电容 ESD（< 0.5pF）紧靠连接器 |
| LP 模式 | CSI 频繁进入 LP 模式，保持共模电压稳定，走线尽量短 |
⑭ SATA
点对点串行接口，差分传输，1.5/3/6Gbps，8b/10b 编码，用于硬盘、光驱等存储设备。
信号线：TX+/-,RX+/-
PCB 走线要求
| 项目 | SATA Gen3（6Gbps） |
|---|---|
| 特性阻抗 | 100Ω 差分（±10%），每腿约 50-55Ω 单端 |
| 差分对走线 | TX/RX 各自成对，紧密耦合对称布线；禁止 90° 拐角（45° 或弧形） |
| 等长要求 | 对内偏差 < 5mil（0.127mm）；TX 与 RX 之间不强制等长 |
| 层偏好 | 带状线（内层）优于微带线（屏蔽性好） |
| 参考层 | 完整 GND 平面（不可参考电源层），不可跨分割 |
| 过孔 | 理想为 0 个过孔；若有必须加 GND 缝合过孔；厚板考虑背钻 |
| 最大板级走线 | < 4-6 inch，更长时间用 SATA Redriver/Retimer |
| ESD | 超低电容 TVS（< 0.5pF）紧靠连接器 |
| 板材 | 低损耗 FR4 或含 Rogers |
⑮ Ethernet
差分对传输，嵌入式时钟，10BASE-T ~ 1000BASE-T，全球互联网和局域网基础。
差分对：TX+/-,RX+/-
PCB 走线要求
| 项目 | 1000BASE-T（千兆以太网） |
|---|---|
| 特性阻抗 | 100Ω 差分（±10%），50Ω 单端 |
| 差分对走线 | 4 对差分对，各自紧密耦合；禁止 90° 拐角 |
| 等长要求 | 对内偏差 < 5mil；4 对间最大偏差 < 50mil |
| 对间间距 | > 20mil（或 3W）；与非以太网信号 > 50mil |
| 参考层 | 完整 GND 平面（4 层板：Top-GND-Pwr-Bottom） |
| 磁件布局 | 变压器紧靠 RJ45（< 0.75inch/19mm）；中心抽头电容紧靠变压器引脚 |
| 拓扑 | PHY → 变压器（PHY 侧）→ 变压器（线缆侧）→ RJ45；PHY 侧和线缆侧走线物理隔离，不可平行 |
| Bob Smith 终端 | 中心抽头经 0.01-0.1µF 电容到地 |
| ESD | TVS 管放在线缆侧（变压器与 RJ45 之间），Stub 极短 |
| 去耦 | PHY 的 2.5V/1.2V 核电源旁加 0.1µF + 0.01µF 靠近引脚 |
⑯ HDMI
多对 TMDS 差分线（3 数据 + 1 时钟），最高 4K60Hz，用于高清视频和音频信号传输。
信号线：TMDS Data2+/-,TMDS Clock+/-,CEC,DDC
PCB 走线要求
| 项目 | HDMI 2.0（4K/6Gbps） | HDMI 2.1（8K/12Gbps） |
|---|---|---|
| 特性阻抗 | 100Ω 差分（±10%，理想 ±5%） | 100Ω 差分（±10%） |
| 差分对走线 | 4 对 TMDS 对紧密耦合；禁止 90° 拐角（45° 或弧形） | 同左 |
| 等长要求 | 对内偏差 < 5mil；数据对与时钟对偏差 < 100mil（建议 < 50mil） | 更严格 |
| 间距 | 不同 TMDS 对间距 ≥ 3W | 同左 |
| 参考层 | 完整 GND 平面，不跨分割 | 完整 GND 平面 |
| 过孔 | 尽量减少；必须时差分过孔+缝合 GND 过孔；长走线背钻 | 尽量减少；背钻必须 |
| ESD | 超低电容二极管（< 0.5pF）紧靠 HDMI 连接器；信号"直通"走线 | 同左 |
| 连接器补偿 | 连接器内部走线长度不一致（时钟对通常较短），PCB 上需补偿 | 同左 |
| DDC（I²C） | SCL/SDA 远离 TMDS 对，加 33-100Ω 源端串联 | 同左 |
| 板材 | 标准 FR4 可接受（短距离） | 低损耗材料 |
⑰ DisplayPort
多对差分数据通道 + 辅编，最多 32 个 lanes，最高 77.37Gbps，支持菊花链多屏扩展。
信号线：Main Link Lane 0+/-~Lane 3+/-,AUX+/-
PCB 走线要求
| 项目 | DP 1.4 | DP 2.0 |
|---|---|---|
| 特性阻抗 | 100Ω 差分（±10%） | 100Ω 差分（±10%） |
| 差分对走线 | 4 对 Main Link，紧密耦合对称 | 同左 |
| 等长要求 | 对内偏差 < 5mil；Lane 间偏差 < 2-5mm | 对内偏差 < 5mil；Lane 间偏差 < 1-2mm |
| 间距 | 不同 Lane 间距 ≥ 5W（通常 ≥ 20mil） | 同左 |
| 参考层 | 完整 GND 平面 | 完整 GND 平面 |
| 过孔 | 尽量减少；必须换层时加 GND 缝合过孔 | 同左 |
| AC 耦合电容 | 100nF（0.1µF），靠近源端（GPU/发送器）；0402 封装；直通布线 | 同左 |
| AUX 通道 | 100Ω 差分，速率低（1Mbps），可与 Main Link 不同层 | 同左 |
| ESD | 超低电容（< 0.5pF）紧靠连接器，放在 AC 耦合电容之前 | 同左 |
| 板材 | 标准/低损耗 FR4 | 低损耗材料 |
⑱ LVDS
低压差分信号标准（≈350mV），非完整协议，低功耗、高速，用于 ADC/DAC、LCD 等。
信号组：DATA0+/-~DATA2+/-,CLK+/-
PCB 走线要求
| 项目 | 要求 |
|---|---|
| 特性阻抗 | 100Ω 差分（±10%） |
| 差分对走线 | 边耦合微带线/带状线；W ≈ 2H~3H，S ≈ W；禁止 90° 拐角；禁止宽边耦合 |
| 等长要求 | 对内偏差 < 5mil；时钟对与数据对匹配偏差 100-150mil |
| 间距 | 不同对间距 ≥ 3W |
| 拓扑 | 点对点，严禁 T 分支/Stub |
| 参考层 | 完整 GND 平面，不可跨分割 |
| 过孔 | 尽量减少；若一对中某条线换层，另一条必须同时同位置换层；换层加缝合 GND 过孔 |
| 终端电阻 | 100Ω 紧靠接收端（Rx）放置；若接收器内置终端则省略 |
| 去耦 | 芯片电源脚旁放旁路电容（LVDS 开关电流极快） |
⑲ QSFP
高密度串行接口，4 路全双工，单通道 10Gbps~100Gbps，用于数据中心、通信基站。
收发信号：Tx1/Rx1~Tx4/Rx4
PCB 走线要求
| 项目 | QSFP28（25G NRZ） | QSFP56（50G PAM4） |
|---|---|---|
| 特性阻抗 | 100Ω 差分（±5%~±10%） | 100Ω 差分（±5%） |
| 差分对走线 | 松耦合边耦合优于宽边耦合；45°/弧形禁止 90° | 同左 |
| 等长要求 | 对内偏差 < 0.5-2mil；对间匹配 50-100mil（非强制） | 对内偏差 < 0.5-2mil |
| 间距 | 对间间距 ≥ 4W | 对间间距 ≥ 4W |
| 参考层 | 完整 GND 平面 | 完整 GND 平面 |
| 过孔 | 背钻必须（去除 Stub）；或使用 VIP（填孔电镀）；信号过孔旁放缝合 GND 过孔（50-75mil 内） | 背钻必须 |
| 板材 | 中损耗 FR4（如 IS410） | 低损耗（Megtron 6, Df < 0.005） |
| 回波损耗 | -10 ~ -15dB | -20dB 或更好 |
| 仿真 | 建议 IBIS-AMI 仿真 | 必须进行信道仿真 |
| 去耦 | 0.1µF + 10µF 紧靠 QSFP 笼子 VDD 引脚 | 同左 |
⑳ SFP
紧凑热插拔串行接口，速率逐级全双工，1~100Gbps+，用于光纤通信、交换机等。
信号线：Tx+/-,Rx+/-
PCB 走线要求
| 项目 | SFP（1G） | SFP+（10G） | SFP28（25G） |
|---|---|---|---|
| 特性阻抗 | 100Ω 差分 | 100Ω 差分 | 100Ω 差分 |
| 差分对走线 | 紧耦合 | 紧耦合，Tx/Rx 各自成对 | 紧耦合，Tx/Rx 间距 ≥ 3W（≥ 20mil）防串扰 |
| 等长要求 | 对内偏差 < 25mil | 对内偏差 < 10mil | 对内偏差 < 5mil |
| 参考层 | 完整 GND | 完整 GND | 完整 GND |
| 过孔 | 可接受 | 背钻建议 | 背钻必须 |
| AC 耦合电容 | 0.1µF 靠近 ASIC/FPGA | 0.1µF 靠近 ASIC/FPGA | 0.01-0.1µF，0402 封装 |
| ESD | 低电容 < 0.5pF | 低电容 < 0.5pF | 超低电容 < 0.2pF |
| 板材 | 标准 FR4 | 标准/高 Tg FR4 | 低损耗（Megtron/Rogers） |
| 笼子接地 | 笼子焊接到机壳地（大地）；与信号地做隔离槽 | 同左 | 同左 |
| 电源去耦 | 10µF + 0.1µF + 磁珠靠近连接器 VCC | 同左 | 同左 |
㉑ RapidIO
高性能点对点串行互连，差分对传输，包交换架构，多拓扑支持，用于多处理器、DSP、FPGA 互连。
架构：FPGA↔Switch↔DSP（x4 Link）
差分对颜色：
| 颜色 | 信号 |
|---|---|
| 红色 | Tx0+ / Tx0- |
| 橙色 | Tx1+ / Tx1- |
| 绿色 | Tx2+ / Tx2- |
| 蓝色 | Tx3+ / Tx3- |
PCB 走线要求
| 项目 | RapidIO Gen2（5~10.3125Gbps） |
|---|---|
| 特性阻抗 | 100Ω 差分（±10%） |
| 差分对走线 | 松耦合边耦合；禁止 90° 拐角（45° 切角或弧形）；走线宽度保持一致 |
| 等长要求 | 对内偏差 < 5mil（0.005″）；Lane 间不强制等长（除非系统要求确定性延迟） |
| 参考层 | 完整 GND 平面，不跨分割 |
| 过孔 | 背钻必须（Stub < 10-15mil）；信号过孔旁放 GND 缝合过孔；使用微孔或小焊盘减小电容 |
| AC 耦合电容 | 100nF（0.1µF），靠近接收端（按 ASIC/FPGA 厂商建议）；0402 封装；直通对称布线 |
| 间距 | 对间间距 ≥ 4W；相邻层不同方向走线必须 90° 正交 |
| 板材 | 短距离可用标准 FR4；长走线/背板必须低损耗（Rogers RO4350B / Megtron 6 / Tachyon 100G） |
| 仿真 | 必须做 IBIS-AMI 预仿真 + 后仿真验证 |
| 去耦 | 高频电容（10nF + 100nF）紧靠收发器电源引脚 |
总览
| 编号 | 协议 | 类型 | 速率范围 | 差分阻抗 | 对内等长 | 典型应用 |
|---|---|---|---|---|---|---|
| ① | USB | 外设总线 | 12Mbps ~ 40Gbps | 90Ω | < 5-50mil | 外设连接、充电 |
| ② | PCIe | 内部扩展总线 | 每通道 ~16GT/s | 85Ω | < 5mil | 显卡、SSD、网卡 |
| ③ | I²C | 板级低速总线 | 100kbps ~ 3.4Mbps | 无 | 大致等长 | 传感器、EEPROM |
| ④ | SPI | 板级高速总线 | 数十 MHz | 50Ω（>50MHz） | SCLK≥数据线 | Flash、显示屏 |
| ⑤ | UART | 异步串行 | 低速 | 无 | 不需要 | 调试、GPS 模块 |
| ⑥ | RS-232 | 工业串行 | ≤20kbps | 无 | 不需要 | 旧式外设、工控 |
| ⑦ | RS-485 | 工业差分总线 | 最高 10Mbps | 120Ω | < 5mm | 工业自动化 |
| ⑧ | CAN | 车载/工业总线 | 最高 1Mbps | 120Ω | < 5mm | 汽车电子、工控 |
| ⑨ | I²S | 数字音频总线 | — | 50Ω（建议） | < ±150mil | 音频 Codec、DSP |
| ⑩ | SDIO | 存储/外设接口 | 最高 200MB/s+ | 50Ω | < ±300mil | Wi-Fi/蓝牙模块 |
| ⑪ | JTAG | 调试/编程接口 | — | 50-60Ω（高速） | < 250-500mil | 芯片调试、边界扫描 |
| ⑫ | MIPI DSI | 显示接口 | — | 100Ω | < 0.1mm 对内 | 手机/平板屏幕 |
| ⑬ | MIPI CSI | 摄像头接口 | — | 100Ω | < 0.1mm 对内 | 手机摄像头、安防 |
| ⑭ | SATA | 存储接口 | 1.5/3/6Gbps | 100Ω | < 5mil | 硬盘、光驱 |
| ⑮ | Ethernet | 网络接口 | 10Mbps ~ 1Gbps+ | 100Ω | < 5mil | 局域网、互联网 |
| ⑯ | HDMI | 音视频接口 | 最高 18Gbps | 100Ω | < 5mil | 显示器、电视 |
| ⑰ | DisplayPort | 音视频接口 | 最高 77.37Gbps | 100Ω | < 5mil | 高分辨率显示器 |
| ⑱ | LVDS | 高速差分信号 | — | 100Ω | < 5mil | LCD 面板、ADC/DAC |
| ⑲ | QSFP | 光通信接口 | 40Gbps~400Gbps | 100Ω | < 2mil | 数据中心 |
| ⑳ | SFP | 光通信接口 | 1~100Gbps+ | 100Ω | < 5-25mil | 光纤交换机 |
| ㉑ | RapidIO | 嵌入式互连 | — | 100Ω | < 5mil | 多处理器、FPGA 互连 |
