项目实战：为什么我的小数分频PLL加了预分频器？从IBS杂散说起

项目实战：小数分频PLL预分频器设计中的IBS杂散抑制艺术

时钟电路设计工程师们可能都遇到过这样的困境：精心设计的小数分频锁相环（PLL）在实际应用中却出现了意料之外的频谱杂散。特别是在通信模块设计中，这些看似微小的杂散信号可能成为系统性能的隐形杀手。本文将从一个真实的8.01GHz时钟设计案例出发，揭示整数边界杂散（IBS）的成因，并详细解析为何在输入端加入预分频器这一看似"增加噪声"的设计，反而成为解决问题的关键。

1. 整数边界杂散的工程噩梦

在射频前端设计中，时钟信号的纯净度直接影响着整个系统的信噪比和误码率。我们曾为一个毫米波通信模块设计8.01GHz的本地振荡器，使用100MHz参考时钟和80.1的小数分频比。理论上，这个设计应该完美满足需求，但实测频谱中却在8GHz和8.02GHz位置出现了高达-70dBc的杂散信号。

1.1 IBS的物理机制

整数边界杂散的本质是参考时钟谐波与VCO输出信号的混频产物。当VCO频率接近参考频率的整数倍时，会产生以下混频过程：

f_spur = |f_VCO - n×f_ref|

其中n为整数。在我们的案例中：

• 参考频率f_ref = 100MHz
• 目标频率f_VCO = 8.01GHz
• 最近整数倍n = 80 (8GHz)
• 产生的杂散Δ = 8.01GHz - 8GHz = 10MHz

这个10MHz的差频信号会再次与VCO混频，产生8GHz和8.02GHz的对称杂散。

1.2 高阶IBS现象

除了基本的整数倍杂散，设计中还需要警惕高阶IBS。当VCO频率位于两个整数倍参考频率中间时，会出现二阶IBS：

Δ = (n+0.5)×f_ref - f_VCO

这类杂散的幅度通常比一阶IBS低15-20dB，但在高灵敏度系统中仍不可忽视。

关键发现：IBS的强度与|f_VCO - n×f_ref|成反比，当两者完全重合时杂散最小

2. 预分频器的逆向思维应用

传统观点认为，在PLL输入端增加预分频器会恶化相位噪声。但在IBS问题面前，这个"缺点"反而可能成为解决方案。

2.1 预分频器的工作原理

预分频器实际上改变了系统的等效参考频率。以一个可编程的÷2预分频器为例：

// 可编程预分频器示例代码 module prescaler( input clk_in, input bypass, output reg clk_out ); always @(posedge clk_in) begin if(bypass) clk_out <= clk_in; else clk_out <= ~clk_out; // 实现÷2功能 end endmodule

插入预分频器后，系统的等效参考频率变为f_ref/2，整数边界位置也随之改变。

2.2 频率规划实例分析

让我们比较两种方案对8.01GHz设计的影响：

看似预分频没有改善情况？关键点在于：

1. 预分频后，鉴相频率降低，环路带宽可以相应减小
2. 高阶IBS的位置发生改变，可能移出关键频带
3. 结合频率规划工具，可以找到最优的预分频比

3. 系统级优化策略

单一方法往往难以彻底解决IBS问题，需要多管齐下的系统级优化。

3.1 环路带宽的精细调节

通过调整环路带宽，可以使IBS落在滤波器衰减区。典型设计步骤：

1. 确定系统对相位噪声的要求
2. 计算IBS出现的频偏位置
3. 设置环路带宽介于两者之间
4. 验证瞬态响应和锁定时间

注意：过小的环路带宽会导致锁定时间延长，需权衡考虑

3.2 频率规划工具实战

ADIsimFrequencyPlanner等工具可以自动化完成复杂的频率规划。典型工作流程：

1. 输入目标频率范围
2. 设置参考时钟选项
3. 定义杂散抑制要求
4. 工具自动扫描预分频比和N值组合
5. 输出最优频率方案和预期的杂散性能

我们案例中的最佳方案最终采用了÷3预分频+83.3kHz环路带宽的组合，将IBS抑制到了-85dBc以下。

4. 进阶设计技巧与陷阱规避

4.1 预分频器实现的工程细节

选择预分频器时需要考虑：

• 相位噪声贡献：预分频器本身的噪声会乘以N值
• 功耗权衡：更高分频比的电路通常消耗更多功率
• 切换瞬态：可编程预分频器切换时的毛刺抑制

推荐采用差分结构的ECL预分频器设计，典型参数：

4.2 混合解决方案的创新应用

前沿设计中开始采用以下混合技术：

1. 伪随机分频：打破周期性分频模式
2. 多模分频器：动态调整分频比
3. 数字辅助校准：实时补偿预分频引入的相位误差

这些方法的核心思想都是打破IBS产生的周期性条件，但会增加设计复杂度。

在实际项目中，我们最终选择了一个折中方案：固定÷2预分频配合稍宽的环路带宽(100kHz)，再通过后级的带通滤波器进一步抑制残余杂散。这个方案在性能、功耗和成本之间取得了良好平衡，实测EVM改善达3dB以上。