TMS320F28335 ADC模块深度解析：从架构原理到电机控制实战配置

1. 从零开始：TMS320F28335 ADC模块的深度解析与实战

如果你正在使用TI的TMS320F28335 DSP进行电机控制、数字电源或者任何需要高精度模拟信号采集的项目，那么ADC模块的配置和使用绝对是你绕不开的核心环节。很多工程师，尤其是从单片机转向DSP的朋友，初次接触28335的ADC时，都会被它那看似复杂的“级联模式”、“双排序模式”、“同步采样”等概念搞得一头雾水。官方手册虽然详尽，但更像一本字典，缺乏一个从“为什么这么设计”到“我该怎么用”的连贯视角。

今天，我就结合自己多年在电机驱动和逆变器项目中的实际踩坑经验，把28335的ADC模块掰开揉碎了讲清楚。我们不止看寄存器怎么配，更要理解TI工程师设计这套机制的意图，以及在不同应用场景下，如何选择最高效、最可靠的配置方案。你会发现，一旦理解了其内在逻辑，这个“复杂”的ADC用起来其实非常顺手和强大。

2. 架构总览：为什么28335的ADC要这样设计？

在深入寄存器之前，我们必须先站在系统架构的角度，理解28335 ADC的设计哲学。它不是一个简单的、像单片机那样的多通道轮流采样ADC，而是一个为实时控制系统量身定制的、高度灵活且可编程的采样“流水线”。

2.1 核心硬件构成：双S/H与单转换器的精妙平衡

28335的ADC模块硬件核心可以概括为“两个采样保持器（S/H） + 一个12位模数转换器（ADC）”。这是理解所有模式的基础。

• 两个独立的采样保持器（S/H-A和S/H-B）： 这对应着芯片引脚上的两组模拟输入：ADCINA0~ADCINA7和ADCINB0~ADCINB7，共16个通道。采样保持器的作用是在ADC转换器忙于转换上一个通道时，提前采集并“冻结”下一个通道的模拟电压。这样，当ADC转换器空闲时，可以立刻对已保持的电压进行转换，极大地提高了吞吐效率，避免了因采样时间而引入的延迟。
• 一个12位ADC转换器： 这是实际的模数转换核心，负责将S/H保持的模拟电压量化为数字值。两个S/H共享这一个转换器，因此从物理上讲，同一时刻只能有一个通道在进行实际的AD转换。

这种设计是一种经典的“时分复用”策略，用相对复杂的控制逻辑（即我们后面要讲的排序器）换取了高性价比的多通道采样能力。它特别适合需要对多路信号进行同步或按特定顺序采样的控制系统，比如三相电机的三相电流（需要同步性）和直流母线电压、温度等（可按顺序采样）。

2.2 核心概念：排序器（Sequencer）——ADC的“智能调度员”

排序器是28335 ADC的灵魂，它是一个可编程的状态机，负责自动管理采样的“通道顺序”和“转换个数”。你不用在每次转换时都手动指定下一个通道，只需提前给它一份“任务清单”（配置好寄存器），它就能自动循环执行。

28335提供了两套排序器资源：SEQ1和SEQ2。它们有两种组织方式，形成了两种基本操作模式：

1. 级联模式（Cascaded Mode）： 将SEQ1和SEQ2合并成一个16状态的超级排序器（SEQ）。此时，你可以把它看作一个能管理最多16次转换的单一排序器。这是最常用的模式，尤其当你需要采样超过8个通道，或者希望简化触发逻辑时。
2. 双排序模式（Dual-Sequencer Mode）： SEQ1和SEQ2作为两个独立的、最多8状态的排序器工作。SEQ1专用于A组通道（ADCINA0~7），SEQ2专用于B组通道（ADCINB0~7）。这种模式可以实现两个排序器被不同的事件触发（例如，SEQ1由PWM1触发采样电流，SEQ2由定时器触发采样温度），提供了更高的灵活性。

2.3 采样模式：顺序与同步

在确定了排序器模式后，还需要为每个（或每组）转换选择采样模式：

• 顺序采样（Sequential Sampling）： 最常见的模式。ADC转换器依次对S/H-A和S/H-B管理的通道进行转换。例如，先转换ADCINA0，再转换ADCINA1，以此类推。同一时刻只有一个通道的模拟信号被连接到ADC转换器。
• 同步采样（Simultaneous Sampling）： 这是28335 ADC的一个亮点功能。两个采样保持器S/H-A和S/H-B在同一时刻对一对指定的通道（如ADCINA0和ADCINB0）进行采样并保持，然后ADC转换器再依次对这两个保持住的电压进行转换。这对于需要严格同步采集两路相关信号的应用至关重要，比如电机控制中，需要在同一时刻采样两相电流，以准确计算矢量角度和幅值。

关键理解：“同步采样”的“同步”体现在采样时刻，而不是转换时刻。转换仍然是串行的，先转A通道，再转B通道。但由于采样是同时的，因此消除了因采样时间差引入的相位误差。

理解了“硬件构成（2S/H+1ADC）”、“排序器模式（级联/双序）”和“采样模式（顺序/同步）”这三个维度，你就掌握了28335 ADC的全局。所有的寄存器配置，都是在这三个维度上做出选择并设定参数。

3. 寄存器配置深度剖析：从理论到代码

现在，我们进入实战环节，结合代码，逐一拆解每个关键寄存器的含义和配置逻辑。我会用“级联模式+顺序采样”这个最常用的组合作为主线，把整个过程串起来，其他模式则作为对比和延伸。

3.1 模式选择与时钟配置：搭建ADC的工作舞台

任何ADC操作的第一步，都是配置它的工作模式和时钟，这决定了ADC的“工作节奏”。

// 假设系统时钟 SYSCLKOUT = 150MHz， HISPCP = 3， 则 HSPCLK = 150/(2*3) = 25MHz // 1. 配置采样窗口（SOC脉冲宽度）和时钟预分频 AdcRegs.ADCTRL1.bit.ACQ_PS = 0xF; // 采样窗口大小 = (ACQ_PS+1)个ADCCLK周期，这里设为16 AdcRegs.ADCTRL1.bit.CPS = 1; // 内核时钟分频器。0=不分频，1=2分频。这里选择2分频。 // 2. 配置ADC内核时钟分频 AdcRegs.ADCTRL3.bit.ADCCLKPS = 0x3; // HSPCLK分频系数 = 2 * ADCCLKPS = 2*3 = 6 // 计算ADCCLK: ADCCLK = HSPCLK / [2 * ADCCLKPS * (CPS+1)] // = 25MHz / [2 * 3 * (1+1)] = 25 / 12 ≈ 2.083 MHz // 这个频率低于数据手册推荐的最大值12.5MHz，是安全的。 // 3. 选择排序器模式：级联模式 AdcRegs.ADCTRL1.bit.SEQ_CASC = 1; // 1 = 级联模式（一个16状态排序器SEQ） // 4. 选择采样模式：顺序采样 AdcRegs.ADCTRL3.bit.SMODE_SEL = 0; // 0 = 顺序采样， 1 = 同步采样

配置逻辑解读：

• ACQ_PS (Acquisition Pulse Prescaler)： 这个值决定了采样开关保持闭合的时间，即“采样窗口”。模拟信号需要通过外部限流电阻和内部采样电容建立到稳定值。时间太短，采样不准确；时间太长，影响转换速率。一般根据信号源阻抗和精度要求调整。0xF（15）意味着采样窗口持续(15+1)=16个ADCCLK周期。
• CPS 与 ADCCLKPS： 它们共同决定了ADC内核的工作时钟ADCCLK。ADCCLK的最高频率为12.5MHz（数据手册规定），它直接决定了转换速率。我们的计算结果是2.083MHz，非常保守，保证了稳定性。转换一个12位结果需要固定的12.5个ADCCLK周期，因此单通道转换时间约为12.5 / 2.083MHz ≈ 6.0us。
• SEQ_CASC 与 SMODE_SEL： 这是我们之前讨论的维度选择。这里选择了“级联模式”+“顺序采样”。

3.2 转换通道数与顺序规划：给排序器下达任务清单

接下来，我们要告诉排序器：总共要转换多少个通道？按什么顺序转换？这是通过MAX_CONV和ADCCHSELSEQx寄存器完成的。

场景：在级联模式下，顺序采样全部16个通道（ADCINA0~7, ADCINB0~7）。

// 1. 设置最大转换通道数 AdcRegs.MAX_CONV.bit.MAX_CONV = 0xF; // 在级联顺序模式下，低4位有效。转换数 = MAX_CONV + 1 = 15+1 = 16 // 2. 规划并设置16个转换的通道顺序 // 每个ADCCHSELSEQx寄存器是16位，每4位（一个CONVxx位域）指定一个转换的通道。 // 级联模式下，CONV00到CONV15依次对应第1到第16次转换。 // 每4位的最高位(bit3)指定采样保持器：0 = S/H-A (ADCINAx), 1 = S/H-B (ADCINBx) // 低3位(bit2-0)指定具体通道号(0-7)。 // 计划：按 A0->A1->...->A7->B0->B1->...->B7 的顺序采样 AdcRegs.ADCCHSELSEQ1.bit.CONV00 = 0x0; // 0x0 = 0b0000, 最高位0=A, 通道0 -> ADCINA0 AdcRegs.ADCCHSELSEQ1.bit.CONV01 = 0x1; // 0x1 = 0b0001, 最高位0=A, 通道1 -> ADCINA1 AdcRegs.ADCCHSELSEQ1.bit.CONV02 = 0x2; // ADCINA2 AdcRegs.ADCCHSELSEQ1.bit.CONV03 = 0x3; // ADCINA3 AdcRegs.ADCCHSELSEQ2.bit.CONV04 = 0x4; // ADCINA4 AdcRegs.ADCCHSELSEQ2.bit.CONV05 = 0x5; // ADCINA5 AdcRegs.ADCCHSELSEQ2.bit.CONV06 = 0x6; // ADCINA6 AdcRegs.ADCCHSELSEQ2.bit.CONV07 = 0x7; // ADCINA7 // 注意：从CONV08开始，最高位需设为1以选择B组 AdcRegs.ADCCHSELSEQ3.bit.CONV08 = 0x8; // 0x8 = 0b1000, 最高位1=B, 通道0 -> ADCINB0 AdcRegs.ADCCHSELSEQ3.bit.CONV09 = 0x9; // 0x9 = 0b1001, 最高位1=B, 通道1 -> ADCINB1 AdcRegs.ADCCHSELSEQ3.bit.CONV10 = 0xA; // ADCINB2 AdcRegs.ADCCHSELSEQ3.bit.CONV11 = 0xB; // ADCINB3 AdcRegs.ADCCHSELSEQ4.bit.CONV12 = 0xC; // ADCINB4 AdcRegs.ADCCHSELSEQ4.bit.CONV13 = 0xD; // ADCINB5 AdcRegs.ADCCHSELSEQ4.bit.CONV14 = 0xE; // ADCINB6 AdcRegs.ADCCHSELSEQ4.bit.CONV15 = 0xF; // ADCINB7

关键点与避坑指南：

1. MAX_CONV的“+1”陷阱：MAX_CONV寄存器存储的值是“最大转换通道索引”，而不是数量。MAX_CONV=0表示进行1次转换（CONV00），MAX_CONV=0xF表示进行16次转换（CONV00~CONV15）。这是最容易配错的地方之一，配少了会导致通道没采全，配多了会导致排序器访问未定义的ADCCHSELSEQ位域，可能引发不可预知的行为。
2. 通道编号的位域含义： 在级联模式下，ADCCHSELSEQx.CONVxx这4位是一个整体。你需要像上面注释那样，用十六进制或二进制思维去赋值。0x0~0x7对应A0~A7，0x8~0xF对应B0~B7。在双排序模式下，这个规则会发生变化，A组排序器（SEQ1）只能使用0x0~0x7，B组排序器（SEQ2）只能使用0x8~0xF。
3. 结果存放规则： 转换结果会自动按顺序存放到ADCRESULT0~ADCRESULT15寄存器中。ADCRESULT0永远对应第一次转换（CONV00）的结果，与通道号无关。按照上述配置，ADCRESULT0里是ADCINA0的值，ADCRESULT1里是ADCINA1的值...ADCRESULT8里是ADCINB0的值，依此类推。这个映射关系是固定的，务必在读取结果时对应好。

3.3 触发与启动控制：让ADC动起来

配置好通道和顺序后，ADC还在待命状态，需要一个“启动信号”来让排序器开始工作。28335的ADC支持多种触发源，这是其适用于实时控制的关键。

// 1. 选择触发源和运行模式（以软件触发和连续运行模式为例） AdcRegs.ADCTRL1.bit.CONT_RUN = 1; // 1 = 连续运行模式。排序器完成一轮转换后，自动回到初始状态等待下次触发。 // AdcRegs.ADCTRL1.bit.CONT_RUN = 0; // 0 = 启动/停止模式。排序器完成一轮转换后停止，必须手动复位才能接受新触发。 // 配置触发源为软件触发（也可以配置为ePWM、GPIO等，这里以软件触发为例） AdcRegs.ADCTRL2.bit.EVA_SOC_SEQ1 = 0; // 禁用EVA事件触发 AdcRegs.ADCTRL2.bit.EVB_SOC_SEQ1 = 0; // 禁用EVB事件触发 AdcRegs.ADCTRL2.bit.INT_ENA_SEQ1 = 1; // 使能SEQ1（级联模式下就是SEQ）转换完成中断 AdcRegs.ADCTRL2.bit.INT_MOD_SEQ1 = 0; // 中断模式：0=每轮转换完成都产生中断 AdcRegs.ADCTRL2.bit.SOC_SEQ1 = 0; // 先清空可能的待触发标志 AdcRegs.ADCTRL2.bit.RST_SEQ1 = 0; // 不复位排序器。如果=1，会立即复位排序器到CONV00。 // 2. 在需要启动ADC转换的地方（例如主循环或某个函数中），置位软件触发位 AdcRegs.ADCTRL2.bit.SOC_SEQ1 = 1; // 软件启动一次转换序列 // 3. 在ADC中断服务程序（ADC_SEQ1_ISR）中读取结果并清除标志 interrupt void ADC_SEQ1_ISR(void) { // 读取16个通道的结果 AdcMirror.ADCRESULT0 = AdcRegs.ADCRESULT0; AdcMirror.ADCRESULT1 = AdcRegs.ADCRESULT1; // ... 读取所有需要的ADCRESULTx AdcMirror.ADCRESULT15 = AdcRegs.ADCRESULT15; // 关键！清除中断标志，否则会持续进入中断 AdcRegs.ADC_ST_FLAG.bit.INT_SEQ1_CLR = 1; // 写1清除SEQ1中断标志 // 另一种常见写法：AdcRegs.ADCTRL2.bit.RST_SEQ1 = 1; // 复位排序器，也会自动清除中断标志 // 但注意，在连续运行模式下，复位排序器会使其回到初始状态，可能影响下一轮触发。 // 应答PIE中断 PieCtrlRegs.PIEACK.all = PIEACK_GROUP1; }

触发模式详解与选择：

• 连续运行模式 vs 启动/停止模式：
  • 连续运行模式（CONT_RUN=1）： 排序器完成一轮转换后，自动回到初始状态（CONV00），并等待下一个触发信号。这是最常用的模式，特别适合周期性采样。你只需要在初始化时配置好，然后由定时器或PWM定期触发即可。
  • 启动/停止模式（CONT_RUN=0）： 排序器完成一轮转换后，停止在最后一个状态（如CONV15）。必须通过软件将RST_SEQ1置1来复位排序器到CONV00，才能接受下一次触发。这种模式适用于非周期性的、按需采集的场景。
• 触发源选择：
  • 软件触发（SOC_SEQ1）： 最灵活，但时序由软件控制，不够精确。
  • ePWM事件触发（EVA/B_SOC_SEQ1）：这是电机控制和数字电源的黄金标准。可以将ADC采样与PWM的开关点精确对齐，例如在PWM占空比的中点或谷底进行采样，以避开开关噪声，获得最干净的电流信号。
  • 外部引脚触发（GPIO/XINT2）： 适用于响应外部异步事件。
• 中断处理要点： 在中断中，必须清除中断标志（INT_SEQ1_CLR或通过RST_SEQ1）。在连续运行模式下，我强烈建议使用INT_SEQ1_CLR来清除标志，而不是RST_SEQ1。因为复位排序器会立即将其状态拉回CONV00，如果此时恰好有一个新的触发到来（在高频PWM触发时很可能发生），可能会打断正在进行的转换序列，导致数据错乱。

4. 高级模式与实战变种：同步采样与双排序模式

掌握了基础的单排序器顺序采样，我们再来看看更高级的模式，理解它们解决的特殊问题。

4.1 级联模式下的同步采样

应用场景：需要同时采集两路有严格相位关系的信号，例如电机的两相电流（Ia和Ib）。同步采样能确保两个电流值是在完全相同的时刻被捕获的，这对于基于克拉克变换（Clarke Transform）的矢量控制算法至关重要。

配置差异点：

1. 采样模式：ADCTRL3.SMODE_SEL = 1。
2. MAX_CONV含义： 在级联同步模式下，MAX_CONV的低3位有效。因为它控制的是“通道对”的数量。MAX_CONV=0表示1对（2个通道），MAX_CONV=7表示8对（16个通道）。
3. ADCCHSELSEQx配置： 此时，每4位（CONVxx）的最高位（bit3）不再用于选择A/B组，而是被忽略。低3位（bit2-0）用于选择通道对编号（0-7）。通道对x意味着同时采样ADCINAx和ADCINBx。

// 级联模式，同步采样所有8对通道（A0&B0, A1&B1, ..., A7&B7） AdcRegs.ADCTRL1.bit.SEQ_CASC = 1; AdcRegs.ADCTRL3.bit.SMODE_SEL = 1; // 同步采样模式 AdcRegs.MAX_CONV.bit.MAX_CONV = 0x7; // 转换8对通道（16次转换） // 配置通道对顺序 AdcRegs.ADCCHSELSEQ1.bit.CONV00 = 0x0; // 采样对0: ADCINA0 & ADCINB0 AdcRegs.ADCCHSELSEQ1.bit.CONV01 = 0x1; // 采样对1: ADCINA1 & ADCINB1 // ... 以此类推，CONV02=0x2, ..., CONV07=0x7

结果存放： 转换结果是交错存放的。第一对（A0&B0）的结果放在ADCRESULT0（A0）和ADCRESULT1（B0）；第二对（A1&B1）的结果放在ADCRESULT2（A1）和ADCRESULT3（B1），依此类推。这个规律非常整齐。

4.2 双排序模式的应用

应用场景：系统中有两类采样需求，它们具有不同的优先级、不同的触发时机或不同的采样频率。例如，在电机控制中，高优先级的电流环（需要高频率、由PWM同步触发）使用SEQ1采样A组电流信号；低优先级的温度、电压监控（低频率、由定时器触发）使用SEQ2采样B组传感器信号。

配置核心：

1. 模式选择：ADCTRL1.SEQ_CASC = 0。
2. 资源分配：
   • SEQ1： 独占ADCCHSELSEQ1和ADCCHSELSEQ2寄存器，只能选择ADCINA0~7通道（对应CONVxx值为0x0~0x7）。
   • SEQ2： 独占ADCCHSELSEQ3和ADCCHSELSEQ4寄存器，只能选择ADCINB0~7通道（对应CONVxx值为0x8~0xF）。
3. 独立的MAX_CONV：MAX_CONV寄存器的高3位（bit6-4）用于SEQ2，低3位（bit2-0）用于SEQ1。例如，MAX_CONV = 0x0033（二进制0011 0011）表示SEQ1转换4次（低3位011即3，3+1=4），SEQ2也转换4次（高3位011即3，3+1=4）。
4. 独立的触发与中断： SEQ1和SEQ2有各自独立的触发源使能位（SOC_SEQ1,EVA_SOC_SEQ1... /SOC_SEQ2,EVB_SOC_SEQ2...）和中断标志位。

// 双排序模式，SEQ1顺序采样A0-A3，SEQ2顺序采样B0-B3 AdcRegs.ADCTRL1.bit.SEQ_CASC = 0; // 双排序模式 AdcRegs.ADCTRL3.bit.SMODE_SEL = 0; // 顺序采样 AdcRegs.MAX_CONV.all = 0x0033; // SEQ1: MAX_CONV1=3 (转换4次); SEQ2: MAX_CONV2=3 (转换4次) // 配置SEQ1的通道（A组） AdcRegs.ADCCHSELSEQ1.bit.CONV00 = 0x0; // ADCINA0 AdcRegs.ADCCHSELSEQ1.bit.CONV01 = 0x1; // ADCINA1 AdcRegs.ADCCHSELSEQ1.bit.CONV02 = 0x2; // ADCINA2 AdcRegs.ADCCHSELSEQ1.bit.CONV03 = 0x3; // ADCINA3 // SEQ1只能用到CONV00~CONV07，且值必须为0x0~0x7 // 配置SEQ2的通道（B组） AdcRegs.ADCCHSELSEQ3.bit.CONV08 = 0x8; // ADCINB0, 注意是ADCCHSELSEQ3，且值必须>=0x8 AdcRegs.ADCCHSELSEQ3.bit.CONV09 = 0x9; // ADCINB1 AdcRegs.ADCCHSELSEQ3.bit.CONV10 = 0xA; // ADCINB2 AdcRegs.ADCCHSELSEQ3.bit.CONV11 = 0xB; // ADCINB3 // SEQ2使用CONV08~CONV15，对应ADCCHSELSEQ3和ADCCHSELSEQ4 // 分别使能触发和中断 AdcRegs.ADCTRL2.bit.EVA_SOC_SEQ1 = 1; // SEQ1由EVA（PWM1）触发 AdcRegs.ADCTRL2.bit.INT_ENA_SEQ1 = 1; // 使能SEQ1中断 AdcRegs.ADCTRL2.bit.EVB_SOC_SEQ2 = 1; // SEQ2由EVB（或定时器）触发 AdcRegs.ADCTRL2.bit.INT_ENA_SEQ2 = 1; // 使能SEQ2中断

双排序模式的精髓在于“独立”。你可以为两个排序器设置不同的采样列表、不同的触发条件，甚至不同的中断服务程序，从而实现复杂的、多速率的数据采集任务。

5. 实战经验与避坑指南：那些手册里不会告诉你的细节

理论配置看起来清晰，但真正在项目中用稳28335的ADC，还需要绕过不少坑。下面是我总结的几个关键实战要点。

5.1 上电校准与偏置校准的重要性

28335的ADC模块内部有自校准功能，但必须在上电后、首次使用前手动启动。如果不做校准，ADC的零点和增益误差可能会超出数据手册的范围，导致采样值存在固定的偏移或比例误差。

void InitAdc(void) { // ... 其他初始化代码（配置时钟、模式等） // 步骤1： 上电ADC模块（如果之前处于低功耗状态） AdcRegs.ADCTRL3.bit.ADCBGRFDN = 0x3; // 使能内部带隙和参考电路 AdcRegs.ADCTRL3.bit.ADCPWDN = 1; // 给ADC模拟电路上电 DELAY_US(1000); // 等待至少1ms，让内部电路稳定！！！这是关键延迟。 // 步骤2： 执行复位校准 AdcRegs.ADCTRL3.bit.ADCRESET = 1; // 复位ADC内核 DELAY_US(10); // 短暂延迟 AdcRegs.ADCTRL3.bit.ADCRESET = 0; // 结束复位 // 步骤3： 执行偏移量校准（强烈推荐） // 将ADCINA0和ADCINB0短接到一个已知的精密电压（如1.5V，即中间量程），或者至少短接到一个干净的、稳定的电压上。 // 然后运行以下代码： AdcRegs.ADCTRL1.bit.SEQ_CASC = 1; // 使用级联模式 AdcRegs.ADCTRL3.bit.SMODE_SEL = 0; AdcRegs.MAX_CONV.bit.MAX_CONV = 0; // 只转换1个通道 AdcRegs.ADCCHSELSEQ1.bit.CONV00 = 0x0; // 选择ADCINA0进行校准 AdcRegs.ADCTRL2.bit.SOC_SEQ1 = 1; // 启动转换 while(AdcRegs.ADC_ST_FLAG.bit.SEQ1_BSY == 1) { } // 等待转换完成 int16_t calib_result = AdcRegs.ADCRESULT0; // 此时，calib_result与期望值（如1.5V对应的数字量）的差值，就是系统偏移。 // 你可以将这个偏移量存储起来，在后续所有采样结果中软件补偿。 // 更简单的方法是，TI的库函数通常提供了官方的校准流程，直接调用即可。 // ... 继续你的正常ADC配置 }

注意： 上电后的延迟 (DELAY_US(1000))至关重要。模拟电路供电稳定需要时间，如果立即进行校准或转换，结果会非常不准。我曾因为省掉这个延迟，导致采样值有几十个LSB的跳动，排查了很久。

5.2 模拟输入电路设计与抗混叠滤波

ADC的性能不仅取决于DSP本身，更取决于前端的模拟电路。对于28335的0~3V输入范围：

1. 阻抗匹配与驱动： ADC内部采样开关在闭合瞬间会有一个瞬态电流，要求信号源有足够的驱动能力。如果信号源阻抗过高（如>10kΩ），需要在ADC引脚前加一个电压跟随器运放进行缓冲。
2. 抗混叠滤波（AAF）： 这是工业应用中最容易被忽视也最重要的一环。根据奈奎斯特采样定理，采样频率必须大于信号最高频率的2倍。但实际上，为了防止高频噪声混叠到有效频带内，必须在采样前用低通滤波器（抗混叠滤波器）将高于采样频率一半（即奈奎斯特频率）的信号成分滤除。
   • 滤波器类型： 通常使用一阶或二阶RC无源滤波器，或者运放构成的有源滤波器。
   • 截止频率计算： 假设你的PWM频率为10kHz，ADC采样频率为50kHz（每周期采样5次）。那么奈奎斯特频率为25kHz。抗混叠滤波器的截止频率应设在此附近或略低，例如15-20kHz，以确保有效信号（基波和主要谐波）无衰减，而高于25kHz的开关噪声被大幅抑制。
   • RC值选择示例： 截止频率f_c = 1 / (2πRC)。若f_c = 20kHz， 取R = 1kΩ， 则C = 1 / (2π * 1000 * 20000) ≈ 8nF。选择一个标准的8.2nF电容即可。

5.3 结果读取与数据处理中的“坑”

1. 结果寄存器是左对齐的：ADCRESULTx寄存器是16位的，但12位ADC的结果是左对齐存储的。这意味着有效数据在bit15-bit4，低4位是0。直接读取的数值范围是0x0000-0xFFF0。为了得到0-4095的标准值，通常需要右移4位：actual_value = AdcRegs.ADCRESULT0 >> 4;。
2. 中断与主循环的数据竞争： 如果你在中断中读取ADC结果并存入全局变量，在主循环中使用，要注意数据竞争。对于16位或32位变量，在28335上（单核）通常一次读写是原子的，但为了代码清晰和可移植性，建议在临界区（禁用中断）内进行复制，或者使用双缓冲区策略。
3. 浮点转换的优化： 将ADC结果（0-4095）转换为实际电压值（0.0-3.0V）需要浮点运算voltage = (adc_value / 4095.0) * 3.0;。在实时性要求高的循环中，频繁的浮点除法开销很大。可以优化为voltage = adc_value * (3.0 / 4095.0);，并预先计算好系数K = 3.0 / 4095.0。更进一步，如果CPU支持，可以使用IQmath库进行定点数运算，速度极快。

5.4 触发时序与PWM同步的精确控制

在电机控制中，ADC采样必须与PWM中心对齐或上/下沿精确同步，以准确捕获电流波形。

• 配置ePWM模块： 在ePWM的CTR=0或CTR=PRD（周期值）时，产生ADC启动转换（SOC）信号。这通常通过配置ePWM的事件触发子模块（ETS）和ADC启动转换（SOC）单元完成。
• 消除采样延迟： 从ePWM触发事件发生，到ADC实际开始采样，存在一个固定的硬件延迟（几个时钟周期）。在计算电流采样时刻对应的PWM占空比时，需要考虑这个延迟进行补偿，否则会导致采样点偏移。这个延迟值在数据手册的时序图中有明确标注，需要仔细查阅。
• 使用多个SOC触发： 一个ePWM模块可以配置在多个时间点产生SOC触发（例如，在PWM周期开始和中间各触发一次），从而实现一个PWM周期内多次采样，用于更复杂的控制算法，如预测控制。

6. 调试技巧与常见问题排查

当ADC工作不正常时，可以按照以下步骤系统性地排查。

6.1 问题排查清单

6.2 实用的调试方法

1. 寄存器查看法： 在CCS的调试模式下，实时查看ADCTRL1/2/3、ADC_ST_FLAG、ADCRESULTx等关键寄存器。确认配置值是否与预期一致，标志位是否按预期跳变。
2. GPIO调试法： 在ADC中断服务程序（ISR）的开始和结束位置，添加GPIO引脚翻转语句。用示波器观察这个引脚，可以直观看到中断是否发生、以及中断的周期和耗时，从而判断触发是否正常、CPU是否被频繁打断。
3. 静态电压测试： 将某个ADC通道通过一个电阻（如10kΩ）连接到可调电源或一个已知电压（如1.65V）。在代码中固定读取该通道结果，并转换为电压值打印出来。调整输入电压，看读数是否线性变化，验证ADC的基本功能和精度。
4. DMA辅助（高级）： 对于超高采样率或需要极低CPU干预的场景，可以启用28335的DMA模块，将ADC结果自动搬运到指定的内存区域。这可以极大减轻CPU负担，并确保数据不会因中断响应延迟而丢失。配置DMA需要仔细设置源地址（ADC结果寄存器）、目标地址（内存数组）、传输数量等。

经过以上从原理到配置，从基础到高级，再到实战调试的全面梳理，相信你已经对TMS320F28335的ADC模块有了立体而深入的理解。它的设计充分考虑了实时控制系统的需求，灵活性很高。初期学习会觉得寄存器繁多，但一旦掌握了“模式选择-通道规划-触发控制”这个核心脉络，就能在各种复杂应用中游刃有余。记住，好的ADC配置是控制系统可靠性和精度的基石，多花时间理解透彻，在项目后期会省去无数调试的烦恼。