1. 脉冲神经网络与神经形态计算架构概述
脉冲神经网络（Spiking Neural Networks, SNNs）作为第三代人工神经网络，其核心特征在于采用离散的脉冲信号传递信息，这与生物神经系统的工作机制更为接近。与传统人工神经网络（ANNs）相比，SNNs具有三个显著优势：首先，事件驱动的计算特性使得系统仅在接收到脉冲时才激活，大幅降低功耗；其次，时空稀疏性减少了冗余计算；最后，脉冲时序编码机制能够更高效地处理时序信息。
然而，现有SNN硬件实现面临三个主要挑战：第一，多时间步推理导致的高延迟问题，传统架构需要重复执行多个时间步才能完成一次推理；第二，二进制脉冲信号限制了反向传播算法的直接应用；第三，通用硬件难以高效支持事件驱动机制。这些因素共同制约了SNNs在边缘计算场景中的实际应用。
NEURAL架构的创新之处在于提出了混合数据-事件执行范式，通过弹性FIFO调度机制将稀疏感知处理与神经元计算解耦。具体而言，该架构包含三个关键技术突破：
- 基于知识蒸馏（KD）和定点量化的训练框架，使单时间步SNN模型达到与多时间步模型相当的精度
- 窗口到首次脉冲时间（W2TTFS）机制，将非脉冲的平均池化操作转换为全脉冲计算
- 弹性PE阵列设计，支持数据驱动控制和事件驱动的神经元计算
2. 全脉冲SNN模型构建方法
2.1 W2TTFS机制原理与实现
传统SNN模型中的平均池化层（Average Pooling）会破坏脉冲计算的连续性，因为它会将脉冲信号转换为连续值。W2TTFS机制的创新之处在于将脉冲窗口转换为跨时间步的首次脉冲时间表示，其核心算法流程如下：
- 窗口划分：对于输入特征图的每个通道，按照池化窗口大小（如4x4）划分区域
- 脉冲计数：统计每个窗口内有效脉冲的数量vld_cnt
- 时序编码：根据vld_cnt值确定首次脉冲出现的时间步t
- 权重缩放：计算时间依赖的缩放因子scale = t/window_size²
实际硬件实现时，NEURAL对缩放策略进行了优化：采用1/window_size²作为基本单位，通过时间复用的方式累加实现不同比例的缩放。例如，3/16的缩放可通过三次1/16的累加完成，避免了复杂的乘除法运算。
关键提示：W2TTFS机制成功的关键在于保持分类器输入的全脉冲特性，同时确保缩放因子的计算不会引入过多硬件开销。实验表明，在CIFAR-100数据集上，该机制可使VGG-11模型保持74.58%的准确率，仅比浮点模型下降0.26%。
2.2 基于知识蒸馏的单时间步训练框架
NEURAL采用的训练框架包含四个关键阶段：
- 教师模型训练：使用ResNet-34作为教师模型，在目标数据集（如CIFAR-10）上训练至收敛
- 学生模型构建：设计SNN结构（如QKFResNet-11），将ANN中的标准组件替换为脉冲神经元和W2TTFS模块
- 知识蒸馏：使用KL散度作为损失函数，让学生模型学习教师模型的输出分布
- 量化感知训练：引入8位定点量化，通过微调补偿精度损失
该框架的创新点在于将算子融合（如Conv+BN融合）与量化过程纳入蒸馏流程。具体实现时，对ResNet-11进行以下改造：
- 将ReLU激活替换为LIF脉冲神经元
- 在残差连接处添加膜电位重置机制
- 使用脉冲形式的QKFormer块替代传统注意力模块
实验数据显示，经过KD-QAT训练的VGG-11在CIFAR-10上达到93.89%的准确率，相比基线模型提升3.2%，同时保持单时间步执行。
3. NEURAL架构硬件设计详解
3.1 弹性处理单元阵列（EPA）设计
EPA是NEURAL的核心计算单元，其创新设计体现在三个方面：
混合执行模式：
- 数据驱动模式：当权重和脉冲数据就绪时立即触发计算
- 事件驱动模式：通过事件FIFO记录有效脉冲位置，仅更新相关神经元
弹性FIFO调度：
- W-FIFO：深度1KB，动态加载权重数据
- S-FIFO：深度640B，缓存输入脉冲阵列
- 事件FIFO：记录每个PE的有效事件数vld_cnt
LIF神经元电路：
module LIF ( input clk, rst, input [7:0] weight, input_mp, input [7:0] bias, Vth, output reg spike ); reg [15:0] Vmem; always @(posedge clk) begin if (rst) Vmem <= 0; else begin Vmem <= Vmem + (weight * input_mp) + bias; spike <= (Vmem >= Vth); if (spike) Vmem <= Vmem - Vth; end end endmodule3.2 流水线稀疏检测阵列（PipeSDA）
PipeSDA负责处理输入脉冲的稀疏性，其工作流程分为三个阶段：
- 索引生成：扫描输入脉冲图，记录所有有效脉冲的坐标
- 中心点计算：根据卷积核大小，计算每个脉冲对应的感受野中心
- 动态映射：将中心点映射到物理SDU单元，支持负坐标的虚拟SDU处理
关键技术突破在于采用扩散信号机制：当某个SDU被激活时，会向其相邻单元广播事件通知，从而构建完整的卷积窗口。这种设计使得PipeSDA在处理224x224的输入图像时，延迟仅增加1.2μs。
3.3 动态注意力计算实现
NEURAL的创新之处在于无需专用硬件单元即可支持脉冲QKFormer的计算。如图5所示，其实现方案包含四个关键步骤：
- Q矩阵计算：在EPA中完成查询向量的脉冲编码
- 注意力激活：通过位或操作生成atten_reg寄存器
- K矩阵计算：在权重回写路径中同步完成键向量计算
- 令牌掩码：利用atten_reg实现通道级动态激活
这种设计使得增加QKFormer模块仅带来7%的硬件开销，却能在CIFAR-100上提升1.59%的准确率。
4. 性能评估与对比分析
4.1 资源利用率优化
NEURAL在Xilinx Virtex-7 XC7V2000T FPGA上的实现结果表明：
| 模块 | LUTs | 寄存器 | BRAM |
|---|---|---|---|
| PipeSDA | 9K(12%) | 10K(16%) | 3(2%) |
| EPA | 33K(45%) | 15K(24%) | 64(47%) |
| WTFC | 1K(1%) | 0.7K(1%) | 25(18%) |
| 总计 | 74K | 63K | 137.5 |
相比传统架构SiBrain，NEURAL的LUT使用量减少50%，BRAM使用量降低47%。这主要归功于：
- 单时间步执行消除多时间步调度开销
- 弹性FIFO实现动态资源分配
- 算子融合减少中间缓存需求
4.2 能效比提升
在CIFAR-10数据集上的测试结果显示：
| 指标 | ResNet-11 | VGG-11 |
|---|---|---|
| 准确率 | 91.87% | 93.45% |
| 帧率(FPS) | 136 | 68 |
| 功耗(W) | 0.758 | 0.792 |
| 能效(GSOPS/W) | 46.65 | 52.37 |
NEURAL的能效比达到STI-SNN的3.9倍，这得益于：
- 稀疏事件检测使无效计算减少62%
- W2TTFS机制消除浮点池化操作
- 动态电压频率调节根据负载调整功耗
4.3 不同模型对比
表II展示了ResNet-11与QKFResNet-11的对比数据：
| 数据集 | 模型 | 总脉冲数 | 准确率 | 延迟(ms) |
|---|---|---|---|---|
| CIFAR-10 | ResNet-11 | 76K | 91.87% | 7.3 |
| QKFResNet-11 | 72K | 92.01% | 9.7 | |
| CIFAR-100 | ResNet-11 | 83K | 66.94% | 7.5 |
| QKFResNet-11 | 84K | 68.53% | 9.9 |
值得注意的是，QKFResNet-11在更复杂任务（CIFAR-100）上通过增加脉冲数量提升特征表达能力，体现了动态稀疏性的优势。
5. 实际部署经验与优化建议
在FPGA实现过程中，我们总结了以下关键经验：
内存访问优化：
- 采用ping-pong缓冲机制，将权重加载时间隐藏于计算过程中
- 对脉冲数据采用行程编码（RLE），压缩率达40-60%
- 使用AXI4-Stream接口实现高带宽数据流
时序收敛技巧：
- 对LIF神经元的关键路径采用寄存器重定时
- 将膜电位更新拆分为两级流水线
- 对长连线施加位置约束，减少布线延迟
功耗管理策略：
- 动态时钟门控：根据事件FIFO状态关闭空闲PE的时钟
- 电压岛划分：为WTFC模块单独供电，支持DVFS
- 温度感知调度：通过热传感器调整计算负载分布
对于希望采用NEURAL架构的研究者，建议从以下方面入手：
- 模型压缩：先使用KD训练浮点模型，再逐步引入量化和W2TTFS
- 硬件调优：根据目标设备的BRAM/DSP资源比例调整PE阵列规模
- 协同仿真：搭建PyTorch与Verilog的联合仿真环境，快速验证算法改动
