超导量子处理器校准技术：频率分配与门优化

1. 超导量子处理器校准技术概述

超导量子处理器校准是量子计算硬件实现中的关键环节，其核心目标是通过系统化的参数优化和误差抑制，确保量子比特能够可靠地执行高保真度的量子门操作。在Zuchongzhi 3.1处理器的研发过程中，我们成功集成了105个量子比特和182个耦合器，总计287个transmon器件。经过严格的性能筛选，最终选取了95个量子比特用于实际实验，这些量子比特在测量性能、相干时间和门操作保真度等方面均表现出色。

量子处理器校准主要包含四个关键步骤：频率分配策略、单量子比特门校准、双量子比特门校准以及读出校准。每个步骤都面临着独特的挑战：

• 频率分配需要考虑量子比特间的直接耦合与寄生耦合
• 门校准需解决信号串扰和噪声传播问题
• 读出优化则要处理并行测量中的相关性误差

提示：在实际操作中，我们发现频率分配策略的优化往往能带来最显著的性能提升，因为它直接影响了后续所有校准步骤的基础工作环境。

2. 频率分配策略的优化实现

2.1 频率分配的核心挑战

随着超导量子处理器规模的快速扩大，如何有效分配量子比特、耦合器和读出器的频率成为关键挑战。频率分配策略必须综合考虑多种因素：

1. 直接耦合与寄生耦合效应
2. 信号串扰（特别是XY控制线间的串扰）
3. 噪声传播路径
4. 系统电子学设备的同步要求

在我们的实验中，基于量子门误差模型，我们开发了一种可行的频率分配策略，专门用于减少并行门操作中的错误。该策略的核心是构建一个包含处理器参数和各类误差模型函数的完整框架。

2.2 误差模型构建

误差模型函数分为两大类：单量子比特门泡利误差和双量子比特门泡利误差。具体构建过程如下：

1. 单量子比特门误差模型考虑以下因素：

   • 门操作期间的残余耦合
   • 量子比特相干性能及其频率依赖性
   • XY信号串扰参数

2. 双量子比特门误差模型（本实验中主要针对CZ门）主要考虑：

   • 门操作期间量子比特频率轨迹上的碰撞
   • 相干性能及其频率依赖性
   • CZ门中信号畸变带来的串扰

我们通过初始校准实验获取了关键状态数据，包括：

• 量子比特频率-通量偏置谱
• 相干时间(T1/T2)的频率依赖性
• 残余耦合参数
• 畸变响应参数

2.3 优化器设计与实现

定义优化器的目标函数为：

CostFunction = Opt(Freqs, Patterns, Model)

其中：

• Freqs：包含量子比特空闲频率和CZ门相互作用频率的一维频率列表
• Patterns：用于量子电路中CZ门并行执行的耦合器组集合
• Model：基于处理器参数和误差模型函数的实例化

我们采用了基于树搜索元启发式的商业优化工具进行离散空间优化。为加速收敛，对频率分配施加了严格约束，使每个优化周期能在5分钟内收敛（如图S9b所示）。由于目标函数高度非凸且常出现多个局部最优解，我们执行多次优化迭代后，选择误差率最低的方案作为最终结果。

3. 量子门优化技术详解

3.1 单量子比特门优化

在单量子比特门优化中，信号串扰是影响并行操作保真度的主要因素。我们通过全封装交叉工艺有效降低了处理器上的控制信号串扰。然而，对于某些具有多条控制线交叉的量子比特，仍能观察到XY信号串扰。

我们采用了主动微波串扰校正技术（如图S10a所示），具体实现步骤：

1. 对受影响量子比特施加与串扰信号同频率、同持续时间的微波信号
2. 系统扫描施加在目标量子比特上的微波幅度和相位
3. 通过XY串扰校准实验确定最佳补偿参数

实验数据显示（图S10b-c），对于100ns和250ns的驱动长度，通过适当的幅度和相位调整，可有效补偿串扰波形。

3.2 双量子比特门优化

双量子比特CZ门的优化流程如图S11a所示，包含四个关键步骤：

1. 参数细化：

   • 使用多层CZ门电路放大误差
   • 优化量子比特失谐频率和耦合器耦合强度
   • 针对cphase误差和泄漏误差进行专项优化

2. 相互作用点优化：

   • 考虑SPB误差之外的swap和泄漏误差
   • 使用双量子比特XEB电路优化CZ门相互作用频率
   • 最小化涉及|1⟩和|2⟩态的跃迁误差

3. 局部频率调整：

   • 根据TLS位置变化优化受影响量子比特的频率
   • 调整CZ门相互作用点以减少局部退相干误差

4. 动态耦合关闭(DCO)技术：

   • 在CZ门操作期间，量子比特失谐可能导致与邻近量子比特的意外重耦合
   • 对目标量子比特周围的耦合器施加与CZ门波形相同持续时间的DCO脉冲
   • 优化脉冲幅度以最小化swap和泄漏误差

通过上述技术，我们实现了并行CZ门保真度达99.50%，单量子比特门保真度超过99.89%。

4. 读出校准的系统优化

4.1 读出校准的挑战

在超导量子系统中，读出操作通常是误差最多的环节。随着处理器规模增大，由量子比特频率碰撞导致的状态跃迁和泄漏引起的读出相关误差变得更加显著。这种效应随着读出保真度的提高而进一步放大。

4.2 优化流程

我们开发了一个结合理论模型和实验数据的高效并行读出优化策略：

1. 初始读出参数校准：

   • 基于色散位移等实验确定初始读出参数
   • 包括频率、幅度和长度等关键参数

2. TWPA参数优化：

   • 扫描泵浦功率和频率获取TWPA增益谱
   • 使用NM算法最大化信噪比(SNR)和读出保真度
   • 确定TWPA最佳工作点

3. 并行读出优化：

   • 优化功率、长度和频率等参数
   • 最大化并行量子比特读出的保真度

4. 串扰读出优化：

   • 选择三种代表性电路快速检测相关误差
   • 通过扫描读出频率、量子比特频率和读出功率优化参数
   • 考虑加权读出保真度和电路间差异

5. 读出期间的DCO技术：

   • 量子比特频率偏移可能导致重耦合
   • 施加与读出波形相同持续时间的DCO波形
   • 动态关闭耦合以减少读出相关误差

通过这些优化，我们将读出误差降低到与双量子比特门误差率相当的水平，实现了高达99.35%的并行读出保真度。相较于之前的工作，本实验仅需1.0470×10^7个样本即可有效估计95量子比特簇态的保真度，显著提高了实验效率。

5. 测量误差的相关性与校正

5.1 相关性误差表征

我们通过随机态制备方案校准相关测量误差，定义协方差：

cov[Ei, Ej] = E[Ei∧Ej] - E[Ei]E[Ej]

其中Ei表示在Qi上出现测量误差的事件。实验参数如表I所示，对于95Q一维簇态制备实验，我们均匀随机生成21,500个初始输入状态，每个状态独立重复测量3,000次。

根据处理器上的拓扑关系，量子比特对可分为三类：

1. 相邻对（通过耦合器连接，共150对）
2. 共享读出线对（相同的Purcell滤波器和读取信号线，共257对）
3. 其他非局部对（剩余情况，共4,058对）

实验结果表明，相关测量误差主要来自相邻对，这是由于读出波形的AC-Stark效应会引起量子比特频率偏移，导致频率碰撞和状态泄漏。

5.2 误差校正方法

我们比较了两种噪声模型来校正测量误差：

1. 量子比特独立噪声模型(TP)：

   • 假设读出误差独立作用于每个量子比特
   • 噪声矩阵Λ表示为单个量子比特噪声矩阵的张量积
   • 计算复杂度为O(nMK)

2. 相关马尔可夫噪声模型(CTMP)：

   • 包含单量子比特和双量子比特位翻转噪声相互作用
   • 噪声强度γ通过经典搜索算法确定
   • 计算复杂度为O(nγMKT)

实际应用中，我们采用了"最相关"配置，仅选择相关系数超过0.3的量子比特对，在误差抑制性能和计算资源间取得了良好平衡。如表III所示，这种配置的噪声强度为1.7161，开销为30.945，所需测量次数为1.4557×10^8，是大型系统的实用选择。

6. 工程实践中的关键技巧

在实际操作中，我们积累了一些非常有价值的实践经验：

1. 频率分配优化优先级：

   • 先优化最敏感的量子比特频率
   • 保留10-15MHz的缓冲区间防止频率碰撞
   • 使用非线性优化算法处理高度非凸的问题空间

2. DCO技术实施要点：

   • DCO脉冲幅度应比耦合关闭阈值高10-15%
   • 脉冲上升/下降时间控制在2-3ns以内
   • 时序对齐精度需优于0.5ns

3. 串扰校正的实用技巧：

   • 先测量本底串扰水平，再确定补偿信号幅度
   • 相位补偿建议以5°为步进进行精细调节
   • 定期（每8小时）重新校准串扰参数

4. 读出优化的注意事项：

   • TWPA最佳工作点会随温度漂移，需每4小时重新校准
   • 读出功率过高会导致非线性效应，建议保持在-110dBm至-90dBm范围
   • 相关误差校准时，优先处理相邻量子比特对

这些技术细节往往不会出现在正式文献中，但对实际系统的性能提升至关重要。例如，我们发现DCO脉冲的时序对齐精度如果超过1ns，会导致耦合关闭不完全，使CZ门保真度下降0.3-0.5%。